[发明专利]一种集成电路及其制造方法

摘要

本发明提供一种集成电路及其制造方法，涉及半导体技术领域。本发明的集成电路，包括层叠的形成有第一组晶体管的第一半导体衬底与形成有第二组晶体管的第二半导体衬底，可以保证第一组晶体管和第二组晶体管分别具有良好的性能，实现了单片系统集成。本发明的集成电路制造方法，用于制造上述集成电路，可以将形成有第一组晶体管的第一半导体衬底与形成有第二组晶体管的第二半导体衬底通过晶圆键合工艺接合在一起，并利用通孔互连技术实现导通，实现了单片系统集成。

主权项

1.一种集成电路，其特征在于，包括：第一半导体衬底、位于所述第一半导体衬底上的第一组晶体管、位于所述第一半导体衬底的第一表面上且覆盖所述第一组晶体管的栅极的第一介电层、以及位于所述第一介电层内的与所述第一组晶体管的端极相连的第一组互连件；第二半导体衬底、位于所述第二半导体衬底上的第二组晶体管、位于所述第二半导体衬底的第一表面且覆盖所述第二组晶体管的栅极的第二介电层，以及位于所述第二介电层内的与所述第二组晶体管的端极相连的第二组互连件；位于所述第一半导体衬底的与所述第一表面相对的第二表面上的第三介电层，以及贯穿所述第三介电层并连接所述第一组互连件和所述第二组互连件的第三组互连件；位于所述第三介电层之上的第四介电层、位于所述第四介电层内的由相互连接的电容和电感所组成的集成无源器件、以及位于所述第四介电层内的连接所述集成无源器件和所述第三组互连件中至少一者的第四组互连件；其中，所述第一半导体衬底层叠于所述第二半导体衬底之上，并通过所述第一介电层与所述第二半导体衬底的形成有所述第二介电层的一侧接合在一起。