[发明专利]定义氧化层（OD）梯度减小的半导体器件及其制作方法

摘要

本发明提供了一种使集成电路（IC）半导体器件中的定义氧化层（OD）密度梯度减小的方法，所述集成电路（IC）半导体器件具有置放布局和与该置放布局相关联的一套设计规则检查（DRC）规则。该方法包括根据对应于置放布局的OD密度信息计算插入区域中的OD密度以确定OD密度梯度。该方法还包括选择伪单元并将伪单元增加到至少一个插入区域以使OD密度梯度减小。

主权项

一种半导体器件的制作方法，包括：提供集成电路(IC)半导体器件的设计，所述集成电路半导体器件具有置放布局和与所述置放布局相关联的一套设计规则检查(DRC)规则；根据对应于所述置放布局的定义氧化层OD密度信息计算插入区域中的OD密度以确定OD密度梯度；以及选择伪单元并将所述伪单元增加到至少一个插入区域以使所述OD密度梯度减小，其中，将所述伪单元增加到所述至少一个插入区域包括：第一轮平滑，所述第一轮平滑包括：将至少一个伪单元增加到所述至少一个插入区域；以及第二轮平滑，所述第二轮平滑包括：将所述至少一个插入区域分割成至少两个子区域；识别所述至少两个子区域中的子区域的每一个作为高密度子区域或低密度子区域；将至少一个高密度伪单元增加到所述低密度子区域；以及将至少一个低密度伪单元增加到所述高密度子区域，其中，所述至少一个高密度伪单元具有的OD密度大于所述低密度子区域的OD密度，并且所述至少一个低密度伪单元具有的OD密度小于所述高密度子区域的OD密度。