[发明专利]一种VDMOS制作方法有效
| 申请号： | 201410056767.6 | 申请日： | 2014-02-19 |
| 公开（公告）号： | CN104851805B | 公开（公告）日： | 2018-03-30 |
| 发明（设计）人： | 马万里 | 申请（专利权）人： | 北大方正集团有限公司;深圳方正微电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78;H01L29/423 |
| 代理公司： | 北京路浩知识产权代理有限公司11002 | 代理人： | 李迪 |
| 地址： | 100871 北京*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种VDMOS制作方法和一种VDMOS器件，包括在外延层上制作块状分立的多个厚氧化层；在所述外延层和所述厚氧化层之间制作栅氧化层；生长栅极，每个栅极均覆盖厚氧化层区和只有栅氧化层存在区域，每相邻两个栅极之间均间隔一个块状分立的厚氧化层；在相邻两个栅极之间形成连续的体区，所述体区边缘与所述栅极覆盖下的厚氧化层区域不重合；注入第一导电类型离子，形成被相邻两个栅极之间的厚氧化层分隔的源区；将相邻两个栅极之间的厚氧化层刻蚀去除；生长氮化硅层，进行第二导电类型重掺杂离子的注入，制作介质层、接触孔、正面金属层和背面金属层。本发明优化了制作流程，降低了制造成本，降低了栅漏电容。 | ||
| 搜索关键词： | 一种 vdmos 制作方法 | ||
【主权项】：
一种VDMOS制作方法，其特征在于，包括：在第一导电类型外延层上制作块状分立的多个厚氧化层；在所述第一导电类型外延层和所述厚氧化层之间制作栅氧化层；生长栅极，每个栅极均同时覆盖厚氧化层区域和只有栅氧化层存在的区域，每相邻两个栅极之间均间隔一个块状分立的厚氧化层；进行第二导电类型轻掺杂离子的注入和驱入，在相邻两个栅极之间形成连续的体区，所述体区边缘与所述栅极覆盖下的厚氧化层区域不重合；注入第一导电类型离子，形成被相邻两个栅极之间的厚氧化层分隔的源区；将相邻两个栅极之间的厚氧化层刻蚀去除；生长氮化硅层，进行第二导电类型重掺杂离子的注入，制作介质层、接触孔、正面金属层和背面金属层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司，未经北大方正集团有限公司;深圳方正微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410056767.6/，转载请声明来源钻瓜专利网。
- 上一篇：抖动修正装置、透镜单元以及摄像装置
- 下一篇：洗衣机及洗衣机的控制方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
