[发明专利]3D阵列的大马士革半导体装置及其形成方法

摘要

本发明公开了一种3D阵列的大马士革半导体装置及其形成方法，于此半导体装置中，互补的字线或位线的构造包括位于间隔开的隆起部之间大高宽比的沟道的大马士革特征，沟道的大马士革特征是沿第二方向延伸。大马士革导体可利用双图案化的掩模来刻蚀亚光刻的牺牲线，形成填充物于牺牲线上，然后移除牺牲线来留下填充物中作为大马士革模型的沟道来形成，并利用导体材料填充沟道。存储器单元是沉积在位线或字线的叠层与跨过叠层的字线或位线之间的交错点处，而形成3D存储器阵列。于一方向，3D存储器包括介电电荷捕捉存储器单元、电荷捕捉层、与高介电常数的阻挡介电层，介电电荷捕捉存储器单元具有能隙设计的隧穿层，且导体材料包括高功函数材料。

主权项

一种用于一装置的一导体结构(conductor structure)的形成方法，包括：提供一衬底，该衬底具有多个间隔开的导体的叠层；形成具有多个图案化的沟道的一填充材料介于这些间隔开的叠层之间，并位于这些间隔开的叠层上；以及以一导体材料填充这些图案化的沟道，以形成多个导线在这些间隔开的导体的叠层上，并垂直于这些间隔开的导体的叠层；其中所述形成具有多个图案化的沟道的一填充材料的方法包括：以一第一绝缘体覆盖这些间隔开的导体的叠层，该第一绝缘体在这些间隔开的导体的叠层上具有一第一厚度；形成一图案化的掩模于该第一绝缘体上，该图案化的掩模是配置垂直于这些间隔开的导体的叠层；利用该图案化的掩模刻蚀该第一绝缘体，以在这些间隔开的导体的叠层之间及上方形成该第一绝缘体的多个图案化的隆起部；以一第二绝缘体覆盖这些图案化的隆起部与这些间隔开的导体的叠层，并刻蚀该第二绝缘体，以露出这些图案化的隆起部的多个顶表面；以及移除这些图案化的隆起部，留下所述具有这些图案化的沟道的该填充材料。