[发明专利]一种三态10管SRAM存储单元电路设计

摘要

本发明涉及一种三态10管SRAM存储单元电路设计，在传统8管SRAM存储单元电路中插入一个放电NMOS晶体管ND和一个保存数据NMOS晶体管NR，通过控制信号Dead和Drowsy的状态使电路具有三种不同的工作模式，从而有效地降低存储单元的泄漏功耗；本发明有效地解决了SRAM存储单元较高的泄漏功耗问题，降低了SRAM存储单元在空闲状态下电路中存在的泄漏功耗。

主权项

一种三态10管SRAM存储单元电路，三态10管SRAM存储单元电路包括2个PMOS晶体管M1、M2，6个NMOS晶体管M3、M4、M5、M6、M7、M8；具体而言，M1、M2源极连接电源，漏极分别连接M3、M4的漏极，M1栅极连接M3栅极称为Q，M2栅极连接M4栅极称为M3源极连接M4的源极称为Vg；M5源极连接信号WBL，漏极连接点Q，栅极连接信号WWL；M6源极连接信号WBLB，漏极连接栅极连接信号WWL；M7漏极连接信号RBL，栅极连接信号RWL，源极连接M8漏极；M8源极连接地，栅极连接点Q；其特征在于：三态10管SRAM存储单元电路还包括2个NMOS晶体管ND、NR；ND漏极连接点Q，栅极连接控制信号Dead，源极连接地；NR漏极连接点Vg，栅极连接控制信号源极连接地；所述三态10管SRAM存储单元电路设计包括三种工作模式即正常工作模式、低泄露功耗数据保存模式、最小泄漏功耗数据清除模式；其中，所述正常工作模式，当SRAM电路正常进行读写操作时，控制信号Dead＝Drowsy＝0时，ND晶体管截止，NR晶体管导通，SRAM存储单元功能与传统8管SRAM存储单元功能相同；所述低泄露功耗数据保存模式，当SRAM电路处于休眠状态且存储数据在SRAM恢复读写后仍然有用时，控制信号Dead＝0、Drowsy＝1，ND晶体管截止，NR晶体管截止，Vg点电压升高，从而降低SRAM存储单元泄漏功耗，SRAM恢复读写操作后仍可对SRAM休眠时存储的数据进行读写；所述最小泄漏功耗数据清除模式，当SRAM电路处于休眠状态且存储数据在SRAM恢复读写后无用时，Dead接入一个高电平短脉冲、Drowsy＝1时，NR晶体管截止，Vg点电压升高，降低了存储单元内泄漏功耗，同时ND在短脉冲下导通，Q点接地置为0，使与Q点连接的M8截止，降低了位线上的泄漏功耗。