[发明专利]一种基于FPGA实现光纤高速实时通信的装置

摘要

本发明公开了一种基于FPGA实现光纤高速实时通信的装置，包括应用层、传输层和物理层，传输层包括由发送端和接收端构成的FPGA内核控制模块，发送端包括接收并缓存应用层数据的第一存储模块、根据应用层同步周期完成数据成帧发送的发送端控制器和对数据编码并发送至物理层的编码模块；接收端包括从物理层接收数据并解码的解码模块、完成数据解帧接收并将从物理层接收的10位串行数据流中恢复出的时钟作为接收端工作时钟，通过同步字符中间对齐方式调整其相位以保证发送端和接收端数据同步实时传输的接收端控制器和用于接收并缓存数据并将其发送至应用层的第二存储模块。实施本发明能满足光纤高速通信系统对高速实时数据传输的需求。

主权项

一种基于FPGA实现光纤高速实时通信的装置，所述装置包括应用层、传输层和物理层，其特征在于，传输层包括由发送端和接收端构成的FPGA内核控制模块，所述发送端包括用于接收并缓存应用层数据的第一存储模块；与第一存储模块相连的发送端控制器，用于根据应用层的同步周期触发命令直接挂接发送端控制器方式完成数据的成帧发送和物理层的发送逻辑控制；与发送端控制器相连的8B10B编码模块，用于对成帧数据按照8B10B编码机制进行编码并发送至物理层；接收端包括8B10B解码模块，用于从物理层接收所述编码后的数据并按照8B10B解码机制进行解码；与8B10B解码模块相连的接收端控制器，用于完成解码数据的解帧接收，将从物理层接收的10位串行数据流中恢复出的时钟作为接受端工作时钟并通过同步字符中间对齐方式来调整接收端工作时钟的相位，以保证发送端和接收端数据传输的同步性；与接收端控制器相连的第二存储模块，用于接收并缓存所述解帧后的数据，并通过应用层数据访问接口将数据发送至应用层；所述同步字符中间对齐的方式为：发送端在数据帧中添加同步字符，发送端工作时钟的上升沿对齐到同步字符的中点，接收端检测到字符时，如果当前接收端工作时钟相位并未对正，则选择最靠近同步字符中心的插值相位来调整接收端工作时钟，始终保证接收端工作时钟相位与同步字符对齐，其中，发送端发送数据帧时，在发送帧头校验后，以四个字节为单位进行数据和数据校验的发送，数据帧中数据发送和数据校验完毕后发送同步字符，最后发送帧结束字符；所述发送端控制器与接收端控制器之间设置有D触发器模块，所述D触发器模块为两级D触发器串联，且串联的D触发器直接连接接收端控制器的ATC反馈信号，用于增强接收端控制器给发送端控制器反馈信息的稳定性；所述发送端控制器、8B10B编码模块、第一串并转换器之间设置有时延模块，接收端控制器、8B10B解码模块、第二串并转换器之间设置有时延模块，所述时延模块用于对传输的数据进行延时。