[发明专利]高速CML锁存器

摘要

本发明公开了一种高速CML锁存器，所述CML锁存器在传统的CML锁存器的基础上增加一个NMOS晶体管，利用晶体管来提升锁存支路的偏置电流，从而使锁存支路达到更高的放大增益，起到提升电路速度的作用。本发明的高速CML锁存器相比于传统CML锁存器，其功耗增加了很少，工作频率高达15.2Hz，实现了在控制功耗的前提下提高工作速度的目的。

主权项

一种高速CML锁存器，其特征在于，所述CML锁存器包括跟随支路(200)、锁存支路(202)、电源管脚V、接地管脚G、第一负载电阻(218)、第二负载电阻(220)、反向输出节点Vout‑、正向输出节点Vout+、反向时钟Vclk‑、正向时钟Vclk+、正向输入信号Vin+、反向输入信号Vin‑、尾电流源(216)、第七NMOS晶体管(222)；其中所述跟随支路(200)包括第一NMOS晶体管(204)、第二NMOS晶体管(206)、第三NMOS晶体管(212)；所述锁存支路(202)包括第四NMOS晶体管(214)、第五NMOS晶体管(208)、第六NMOS晶体管(210)；所述第一负载电阻(218)一端连接所述电源管脚V，另一端连接反向输出节点Vout‑；所述第二负载电阻(220)一端连接所述电源管脚V，另一端连接正向输出节点Vout+；所述第一NMOS晶体管(204)，其栅极连接正向输入信号Vin+，漏极连接所述反向输出节点Vout‑；所述第二NMOS晶体管(206)，其栅极连接反向输入信号Vin‑，漏极连接所述正向输出节点Vout+，源极与所述第一NMOS晶体管(204)的源极相连；第三NMOS晶体管(212)，其栅极连接正向时钟Vclk+，漏极连接所述第一NMOS晶体管(204)的源极以及所述第二NMOS晶体管(206)的源极；第四NMOS晶体管(214)，其栅极连接反向时钟Vclk‑，源极连接所述第三NMOS晶体管(212)的源极；第五NMOS晶体管(208)，其栅极连接所述正向输出节点Vout+，漏极连接所述反向输出节点Vout‑，源极连接所述第四NMOS晶体管(214)的漏极；第六NMOS晶体管(210)，其栅极连接所述反向输出节点Vout‑，漏极连接所述正向输出节点Vout+，源极连接所述第四NMOS晶体管(214)的漏极；所述第七NMOS晶体管(222)，其栅极连接所述反向时钟Vclk‑，漏极连接所述第三NMOS晶体管(212)的源极，源极连接所述接地管脚G；所述尾电流源(216)，其正极连接所述第三NMOS晶体管(212)的源极以及第四NMOS晶体管(214)的源极，负极连接所述接地管脚G。