[发明专利]一种分布式POS用数据处理计算机系统

摘要

一种分布式POS用数据处理计算机系统，采用FPGA+六DSP架构方案，包括FPGA数据输入输出模块和DSP数据处理模块两部分。FPGA数据输入输出模块完成主IMU、第一子IMU和第二子IMU的陀螺和加速度计脉冲数据采集和GPS数据接收，与监控计算机、成像载荷、存储模块的数据交互，负责管理和调度整个数据处理计算机系统工作进程。DSP数据处理模块采用六DSP两两并行主从处理器架构，其中三个主处理器实现时间同步、IMU误差补偿、捷联解算；三个从处理器执行GPS数据解包、组合滤波、传递对准。本发明实现FPGA+六DSP分布式POS用数据处理计算机系统，适用于高精度分布式惯性测量、导航及组合导航系统。

主权项

一种分布式POS用数据处理计算机系统，其特征在于：包括FPGA数据输入输出模块（1）和DSP数据处理模块（2）两部分；其中FPGA数据输入输出模块（1）包括数据输入模块（3）、FPGA最小子系统模块（4）、数据输出模块（5），数据输入模块（3）与FPGA最小子系统模块（4）相连，数据输入模块（3）用于完成主IMU、第一子IMU和第二子IMU的陀螺和加速度计脉冲数据采集和GPS数据接收，并发送给FPGA最小子系统模块（4）；FPGA最小子系统模块（4）用于完成主IMU、第一子IMU和第二子IMU的陀螺和加速度计脉冲数据和GPS数据缓存，存入数据缓存区，并通过逻辑控制完成管理和调度整个数据处理计算机系统的工作进程；FPGA最小子系统模块（4）与数据输出模块（5）相连，数据输出模块（5）用于完成接收FPGA最小子系统模块（4）输出的主IMU、第一子IMU和第二子IMU原始数据、GPS原始数据、实时导航数据、实时差分GPS数据和时间同步数据，并完成与监控计算机、成像载荷、存储模块的数据交互；DSP数据处理模块（2）采用六DSP两两并行主从处理器架构，包括第一主DSP处理器（6），第二主DSP处理器（7），第三主DSP处理器（8），第一从DSP处理器（9），第二从DSP处理器（10），第三从DSP处理器（11）；第一主DSP处理器（6）通过外部存储器接口EMIF与第一从DSP处理器（9）的并行主机接口HPI相连，第一主DSP处理器（6）通过FPGA最小子系统模块（4）发送的主IMU的陀螺和加速度计的脉冲数据和GPS数据实现主IMU的时间同步、主IMU误差补偿、主IMU捷联解算，第一从DSP处理器（9）执行GPS数据解包、数据完整性检测、组合滤波；第二主DSP处理器（7）通过外部存储器接口EMIF与第二从DSP处理器（10）的并行主机接口HPI相连，第二主DSP处理器（7）通过FPGA最小子系统模块（4）发送的第一子IMU的陀螺和加速度计的脉冲数据实现第一子IMU的时间同步、第一子IMU误差补偿、第一子IMU捷联解算，第二从DSP处理器（10）执行第一子IMU与主POS的传递对准；第三主DSP处理器（8）通过外部存储器接口EMIF与第三从DSP处理器（11）的并行主机接口HPI相连，第三主DSP处理器（8）通过FPGA最小子系统模块（4）发送的第二子IMU的陀螺和加速度计的脉冲数据实现第二子IMU的时间同步、第二子IMU误差补偿、第二子IMU捷联解算；第三从DSP处理器（11）执行第二子IMU与主POS的传递对准。