[发明专利]一种用于锁相环电路的锁定检测电路

摘要

一种用于锁相环电路的锁定检测电路，包含相位检测电路和锁定检测电路，其中，所述相位检测电路包含至少两个触发器，第一触发器、第二触发器的Q端分别产生QU、QD信号；所述锁定检测电路包含与门电路、或门电路、异或门电路、至少两个延迟电路、至少两个触发器，并接收QU、QD信号。当PLL电路从开始工作到频率锁定的过程中，所述锁定检测电路的输出状态信号LOCKDET为低；当PLL的输出信号频率稳定的时候，锁定检测电路的输出状态信号LOCKDET为高。在锁定过程中没有误操作，没有多次输出锁定检测信号。

主权项

一种用于锁相环电路的锁定检测电路，其特征在于，包含相位检测电路和锁定检测子电路，所述相位检测电路包含第一、第二触发器；所述第一触发器、第二触发器的D端分别接有电源，Q端分别产生QU、QD信号，第一触发器的CKL端接收CLKREF信号，第二触发器的CKL端接收CLKFB信号；所述锁定检测子电路包含与门电路、或门电路、异或门电路、至少两个延迟电路、至少两个触发器；所述异或门包括一第一输入端，一第二输入端和一输出端；所述或门电路的输入端连接所述第一触发器、第二触发器的Q端，所述或门电路的输出端连接第一延迟电路，所述与门电路的输入端连接所述第一触发器、第二触发器的Q端，所述与门电路的输出端连接第三触发器的CLK端，所述第三触发器的Q端分别连接第四触发器的D端和第二延迟电路的输入端，所述第二延迟电路的一第一输出端连接所述异或门电路的所述第一输入端，所述第二延迟电路的一第二输出端连接所述异或门电路的所述第二输入端，所述异或门电路的输出端连接所述第四触发器的CLK端，所述第四触发器的Q端输出信号给LOCKDET；所述第二延迟电路为一多级触发器电路，所述多级触发器电路至少包含两级触发器，首端触发器的D端作为所述第二延迟电路的输入端连接第三触发器的Q端，首端触发器的CLK端连接第一触发器的CLK端，次末端、末端触发器的Q端分别作为所述第一输出端和所述第二输出端连接所述异或门电路的所述第一输入端和所述第二输入端。