[发明专利]一种基于DSP和CPLD开发的多路ARINC429数据收发电路结构

摘要

本发明公开了一种基于DSP和CPLD开发的多路ARINC429数据收发电路结构，包括DSP电路、多组ARINC429总线收发芯片电路、由CPLD编程实现的辅助控制电路，其中ARINC429总线收发芯片的数据端与DSP连接，控制端与CPLD连接，DSP电路向由CPLD芯片编程实现的寄存器电路发送控制指令来实现对多组ARINC429总线收发芯片的控制，并通过在DSP芯片中的软件编程实现ARINC429数据的接收解码和发送编码。本发明可以将多路ARINC429数据通过DSP芯片数据总线实时读取和发送，避免数据冲突、丢失和误码，实现对数据的高速处理。

主权项

一种基于DSP和CPLD开发的多路ARINC429数据收发电路结构，包括DSP电路(1)，多组ARINC429总线收发芯片电路(2)，其特征在于还包括由CPLD芯片编程实现的寄存器电路(3)；所述DSP电路(1)的数据总线XD0～XD15通过电平匹配电路与所述多组ARINC429总线收发芯片电路(2)的数据总线BD00～BD15连接，所述DSP电路(1)的控制指令端D429_A0～D429_A7、控制指令完成激励端D429_ARDY、数据发送状态端D429_TX/R、数据发送使能端D429_ENTX、综合接收中断端口D429_RINT、接收通道编码地址端D429_RINTA0～D429_RINTA3与所述由CPLD芯片编程实现的寄存器电路(3)的控制指令端D429_A0～D429_A7、控制指令完成激励端D429_ARDY、数据发送状态端D429_TX/R、数据发送使能端D429_ENTX、综合接收中断端口D429_RINT、接收通道编码地址端D429_RINTA0～D429_RINTA3对应连接，所述多组ARINC429总线收发芯片电路(2)包括4组，能够同时接收8路ARINC429数据，发送4路ARINC429数据，其中的第1组ARINC429总线收发芯片电路的数据接收器1接收中断端口数据接收器2接收中断端口接收数据高/低16位读取选择端SEL、数据接收器1使能端数据接收器2使能端发送数据低16位写入选择端发送数据高16位写入选择端数据发送状态端TX/R、数据发送使能端ENTX、芯片配置使能端通过电平匹配电路与所述由CPLD芯片编程实现的寄存器电路(3)的第1组收发电路的数据接收器1接收中断端口C429A_RDY1、第1组收发电路的数据接收器2接收中断端口C429A_RDY2、第1组收发电路的接收数据高/低16位读取选择端C429A_SEL、第1组收发电路的数据接收器1使能端C429A_EN1、第1组收发电路的数据接收器2使能端C429A_EN2、第1组收发电路的发送数据低16位写入选择端C429A_PL1、第1组收发电路的发送数据高16位写入选择端C429A_PL2、第1组收发电路的数据发送状态端C429A_TX/R、第1组收发电路的数据发送使能端C429A_ENTX、第1组收发电路的芯片配置使能端C429A_CWSTR对应连接，第2组ARINC429总线收发芯片电路的SEL、TX/R、ENTX、端通过电平匹配电路与所述由CPLD芯片编程实现的寄存器电路(3)的第2组收发电路的数据接收器1接收中断端口C429B_RDY1、第2组收发电路的数据接收器2接收中断端口C429B_RDY2、第2组收发电路的接收数据高/低16位读取选择C429B_SEL、第2组收发电路的数据接收器1使能端C429B_EN1、第2组收发电路的数据接收器2使能端C429B_EN2、第2组收发电路的发送数据低16位写入选择端C429B_PL1、第2组收发电路的发送数据高16位写入选择端C429B_PL2、第2组收发电路的数据发送状态端C429B_TX/R、第2组收发电路的数据发送使能端C429B_ENTX、第2组收发电路的芯片配置使能端C429B_CWSTR对应连接，第3组ARINC429总线收发芯片电路的SEL、TX/R、ENTX、端通过电平匹配电路与所述由CPLD芯片编程实现的寄存器电路(3)的第3组收发电路的数据接收器1接收中断端口C429C_RDY1、第3组收发电路的数据接收器2接收中断端口C429C_RDY2、第3组收发电路的接收数据高/低16位读取选择端C429C_SEL、第3组收发电路的数据接收器1使能端C429C_EN1、第3组收发电路的数据接收器2使能端C429C_EN2、第3组收发电路的发送数据低16位写入选择端C429C_PL1、第3组收发电路的发送数据高16位写入选择端C429C_PL2、第3组收发电路的数据发送状态端C429C_TX/R、第3组收发电路的数据发送使能端C429C_ENTX、第3组收发电路的芯片配置使能端C429C_CWSTR对应连接，第4组ARINC429总线收发芯片电路的SEL、TX/R、ENTX、端通过电平匹配电路与所述由CPLD芯片编程实现的寄存器电路(3)的第4组收发电路的数据接收器1接收中断端口C429D_RDY1、第4组收发电路的数据接收器2接收中断端口C429D_RDY2、第4组收发电路的接收数据高/低16位读取选择端C429D_SEL、第4组收发电路的数据接收器1使能端C429D_EN1、第4组收发电路的数据接收器2使能端C429D_EN2、第4组收发电路的发送数据低16位写入选择端C429D_PL1、第4组收发电路的发送数据高16位写入选择端C429D_PL2、第4组收发电路的数据发送状态端C429D_TX/R、第4组收发电路的数据发送使能端C429D_ENTX、第4组收发电路的芯片配置使能端C429D_CWSTR对应连接。