[发明专利]一种缓存测试方法及装置

摘要

本发明的实施例提供一种缓存测试方法及装置，涉及计算机技术领域，能够完全触发实际物理地址比特位之间的干扰故障，并且通过多CPU并行测试提高测试缓存的效率。该方法可以包括获取第一地址，该第一地址为与待测缓存的大小相同的内存块的逻辑首地址，所述待测缓存包括n个缓存块，其中，n≥1；根据第一地址和待测缓存中的第m个缓存块的物理地址信息，确定该第m个缓存块的逻辑测试地址，其中，1≤m≤n；根据第m个缓存块的逻辑测试地址，测试该第m个缓存块。

主权项

一种缓存测试方法，应用于多核CPU，其特征在于，包括：将所述多核CPU设置为一个监控CPU和至少一个执行CPU，所述监控CPU实时检测所述执行CPU的状态寄存器的值，并根据所述执行CPU的状态寄存器的值，确定待测缓存是否测试成功；所述至少一个执行CPU获取第一地址，所述第一地址为与待测缓存的大小相同的内存块的逻辑首地址，所述待测缓存包括n个缓存块，其中，n≥1；所述至少一个执行CPU根据所述第一地址和所述待测缓存中的第m个缓存块的物理地址信息，确定所述第m个缓存块的逻辑测试地址，其中，1≤m≤n；所述至少一个执行CPU根据所述第m个缓存块的逻辑测试地址，测试所述第m个缓存块，具体包括：根据所述第m个缓存块的逻辑测试地址，读取所述第m个缓存块的数据位和所述第m个缓存块的状态位，所述状态位用于指示自旋锁的状态；写入测试数据至所述第m个缓存块的数据位。