[发明专利]一种使用单端口存储单元的双端口静态随机存储器

摘要

本发明提供一种使用单端口存储单元的双端口静态随机存储器，存储阵列采用单端口存储单元，以有效减少双端口静态随机存储器阵列的面积；预译码选择器将两个端口的并行的预译码结果转换成串行的预译码结果，使得两个端口共用一套行译码器和列译码器，从而降低译码电路的面积；读出数据串并转换电路和写入数据并串转换电路则使得两个端口共用一套读写数据通路，从而降低读写数据通路的面积；读写控制状态机产生读或写操作的控制信号，使该双端口静态随机存储器在一个周期内串行的完成两次读/写操作；两套复制电路分别为两次串行的读/写操作提供独立的自定时。与传统的基于双端口存储单元的设计相比，采用本发明的双端口静态随机存储器面积下降50%。

主权项

一种使用单端口存储单元的双端口静态随机存储器，其特征在于，包括行译码器、单端口存储单元阵列、复制单元a、复制单元b、控制电路与预译码器、列译码器及读写数据通路、复制电路a、复制电路b、预译码选择器、读写控制状态机、读出数据串并转换电路和写入数据并串转换电路；行译码器通过多条字线(wl)连接单端口存储单元阵列、复制单元a和复制单元b；行译码器还通过多条行预译码输出(rp)连接预译码选择器；单端口存储单元阵列通过多条位线(BL)连接列译码器及读写数据通路；复制单元a通过复制位线a(dbla)连接复制电路a；复制单元b通过复制位线b(dblb)连接复制电路b；控制电路与预译码器通过多条端口a预译码输出(pa)和多条端口b预译码输出(pb)连接预译码选择器；控制电路与预译码器还通过本地写使能(lwe)和灵敏放大器使能(sae)连接列译码器及读写数据通路；控制电路与预译码器还通过写数据时钟(clk_d)连接写入数据并串转换电路；列译码器及读写数据通路通过多条列预译码输出(cp)连接预译码选择器；列译码器及读写数据通路还通过读出数据(q)和灵敏放大器使能连接读出数据串并转换电路；列译码器及读写数据通路还通过写入数据(d)连接写入数据并串转换电路；复制电路a通过复制字线a(dwla)和端口a复位信号(rseta)连接读写控制状态机；复制电路b通过复制字线b(dwlb)和端口a复位信号(rsetb)连接读写控制状态机；预译码选择器通过端口a/b选择信号(sel)，端口a自定时信号(sa)和端口b自定时信号(sb)连接读写控制状态机；读写控制状态机还通过端口a/b选择信号(sel)连接读数据串并转换电路和写入数据并串转换电路。