[发明专利]一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法

摘要

本发明公开了一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法，在已有离子注入工艺基础上将注入形成对导电沟道层注氮改为由外延形成的N+外延层a对导电沟道层注氮；对于N沟DiMOSFET器件而言，该外延厚度为2nm～5nm，掺杂浓度为1×1018cm‑3～1×1019cm‑3，随后在栅氧化层的工艺中被氧化，只是栅氧化层与SiC界面含氮离子，减少了表面的悬挂键，与已有的离子注入氮元素相比，本发明通过引入外延层a，避免了离子注入工艺引起的SiC和SiO2的接触界面粗糙，高晶格损伤，低激活率等问题，得到了一种了高电子迁移率，低导通电阻，低功耗的SiC DiMOSFET器件。

主权项

一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法，其特征在于，包括以下步骤：(1)在N+碳化硅衬底片上生长8～9μm氮离子掺杂的N‑漂移层，掺杂浓度为1×1015cm‑3～2×1015cm‑3，外延温度为1570℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；(2)在氮离子掺杂的N‑漂移层上进行多次铝离子选择性注入，形成深度为0.5μm，掺杂浓度为3×1018cm‑3的P阱，注入温度为650℃；(3)在氮离子掺杂的N‑漂移层上进行多次氮离子选择性注入，形成深度为0.2μm，掺杂浓度为1×1019cm‑3的N+源区，注入温度为650℃；(4)在氮离子掺杂的N‑漂移层上进行多次铝离子选择性注入，形成深度为0.2μm，掺杂浓度为2×1019cm‑3的P+欧姆接触区，注入温度为650℃；(5)在整个碳化硅片正面外延生长厚度为2～5nm的氮离子掺杂的N+纳米薄层，掺杂浓度为1×1018cm‑3～1×1019cm‑3，外延温度为1570℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；(6)对整个碳化硅正面依次进行干氧氧化，即N+纳米薄层被氧化，形成60nm～100nm的SiO2隔离介质，干氧氧化温度为1200℃；(7)在SiO2隔离介质上淀积形成200nm的磷离子掺杂的多晶硅栅，掺杂浓度为5×1019cm‑3～1×1020cm‑3，淀积温度为600～650℃，淀积压强为60～80Pa，反应气体为硅烷和磷化氢，载运气体为氦气；(8)淀积300nm/100nm的Al/Ti合金，作为源极和漏极的接触金属层，并在1100±50℃温度下的氮气气氛中退火3分钟形成欧姆接触。