[发明专利]一种半导体器件的制备方法有效
| 申请号： | 201410166802.X | 申请日： | 2014-04-24 |
| 公开（公告）号： | CN105097685B | 公开（公告）日： | 2018-04-13 |
| 发明（设计）人： | 韩秋华;隋运奇 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 北京市磐华律师事务所11336 | 代理人： | 董巍,高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了一种半导体器件的制备方法，包括提供半导体衬底，在所述半导体衬底中形成有隔离结构，将所述半导体衬底分为NMOS区和PMOS区；在所述半导体衬底上依次沉积高k介电层、覆盖层、伪栅极层、硬掩膜层；图形化所述高k介电层、覆盖层、伪栅极层、硬掩膜层，以形成NMOS虚拟栅极结构和PMOS虚拟栅极结构；执行干法刻蚀的应力邻近工艺以去除所述NMOS虚拟栅极结构和PMOS虚拟栅极结构之间残余的所述覆盖层和高k介电层。根据本发明提供的方法，在干法刻蚀的STP工艺中完全地去除残余的覆盖层和高k介电层，在提高载流子的迁移率同时有效地解决半导体器件内的桥连与短路问题，并将对整个工艺流程的影响降到最小。 | ||
| 搜索关键词： | 一种 半导体器件 制备 方法 | ||
【主权项】：
一种半导体器件的制备方法，包括：提供半导体衬底，在所述半导体衬底中形成有隔离结构，将所述半导体衬底分为NMOS区和PMOS区；在所述半导体衬底上依次沉积高k介电层、覆盖层、伪栅极层、硬掩膜层；图形化所述高k介电层、覆盖层、伪栅极层、硬掩膜层，以形成NMOS虚拟栅极结构和PMOS虚拟栅极结构；在所述NMOS虚拟栅极结构和PMOS虚拟栅极结构的侧壁上形成间隙壁；执行湿法刻蚀工艺以去除所述硬掩膜层和间隙壁；执行干法刻蚀的应力邻近工艺以去除所述NMOS虚拟栅极结构和PMOS虚拟栅极结构之间残余的所述覆盖层和高k介电层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410166802.X/，转载请声明来源钻瓜专利网。
- 上一篇：封装结构及封装方法
- 下一篇：用于集成电路器件的保护性封装
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
