[发明专利]一种用于LVS验证的对晶体管的栅极进行识别的方法有效
申请号: | 201410167023.1 | 申请日: | 2014-04-24 |
公开(公告)号: | CN105097577B | 公开(公告)日: | 2018-02-06 |
发明(设计)人: | 余云初;沈忆华 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/66 | 分类号: | H01L21/66 |
代理公司: | 北京市磐华律师事务所11336 | 代理人: | 高伟,赵礼杰 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种用于LVS验证的对晶体管的栅极进行识别的方法,涉及集成电路技术领域。该方法包括步骤S101将版图中的有源层与鳍型结构层重叠但未与栅极层重叠的区域识别为FINSD,将版图中栅极层与有源层以及鳍型结构层重叠的区域识别为GATE0;步骤S102将所述GATE0中左右两侧均与所述FINSD相接触的部分识别为GATE1;步骤S103将所述GATE1沿栅极层的延伸方向延伸预定距离后所形成的区域识别为GATEr,其中所述预定距离为相邻的两个鳍型结构层之间的间距的二分之一。该方法可以实现对晶体管栅极的自动识别,因此,不需要在版图中手动绘制用于识别晶体管栅极的标记层,可以提高设计效率。 | ||
搜索关键词: | 一种 用于 lvs 验证 晶体管 栅极 进行 识别 方法 | ||
【主权项】:
一种用于LVS验证的对晶体管的栅极进行识别的方法,其特征在于,所述方法包括:步骤S101:将版图中的有源层与鳍型结构层重叠但未与栅极层重叠的区域识别为FINSD,将版图中栅极层与有源层以及鳍型结构层重叠的区域识别为GATE0;步骤S102:将所述GATE0中左右两侧均与所述FINSD相接触的部分识别为GATE1;步骤S103:将所述GATE1沿栅极层的延伸方向延伸预定距离后所形成的区域识别为晶体管的栅极GATEr,其中所述预定距离为相邻的两个鳍型结构层之间的间距的二分之一,其中,当所述GATE1在沿栅极层的延伸方向的两侧均覆盖有有源层时,将所述GATE1沿栅极层的延伸方向同时向两侧各延伸所述预定距离;当所述GATE1仅在沿栅极层的延伸方向的一侧覆盖有有源层时,将所述GATE1沿栅极层的延伸方向向覆盖有有源层的一侧延伸所述预定距离。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410167023.1/,转载请声明来源钻瓜专利网。
- 上一篇:晶圆抽取方法和装置
- 下一篇:用于半导体芯片封装的侧可润湿电镀
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造