[发明专利]基于DSP芯片的FFT加速器

摘要

本发明公开一种基于DSP芯片的FFT加速器，包括模式配置模块，接收数据地址、运算规模及运算次数的配置数据；FFT运算控制模块，当运算规模小于能够直接支持的最大运算规模时控制FFT计算模块执行一维FFT运算，当大于能够直接支持的最大运算规模时，控制FFT计算模块执行二维FFT运算；数据访问控制模块，控制以DMA方式从存储器中读取运算数据并将运算结果写回存储器；FFT计算模块，根据FFT运算控制模块输出的控制信号并行执行FFT运算。本发明具有支持运算规模、运算次数和数据格式的多种配置方式、能够实现从小规模到大规模范围内的FFT运算、执行效果高、硬件资源利用率高的优点。

主权项

一种基于DSP芯片的FFT加速器，其特征在于，包括：模式配置模块（1），用于从DSP内核接收数据地址、运算规模N=2k及运算次数M的配置数据，输出至FFT运算控制模块（2）及数据访问控制模块（3）；FFT运算控制模块（2），用于判断运算规模N是否大于阈值N1，若为否，控制FFT计算模块（4）进行N点一维FFT运算；若为是，控制FFT计算模块（4）进行N1*N2的二维FFT运算，其中N=N1*N2，N1为FFT计算模块（4）能够直接支持的最大FFT运算规模且N1大于或等于N2，输出控制信号至FFT计算模块（4）；数据访问控制模块（3），用于FFT计算模块（4）执行运算时，根据数据地址控制以DMA方式从存储器中读取出运算数据至FFT计算模块（4），并将FFT计算模块（4）输出的运算结果存储回存储器中；FFT计算模块（4），用于根据FFT运算控制模块（2）输出的控制信号并行执行FFT运算；进行一维FFT运算时，并行执行N点的一维FFT运算；进行二维FFT运算时，并行执行N2次N1点的列方向一维FFT计算，对计算结果进行旋转因子补偿，再并行执行N1次N2点的行方向一维FFT计算，完成N点的FFT运算；还包括分别与数据访问控制模块（3）、FFT计算模块（4）的输出端连接的数据格式转换模块（5），所述数据格式转换模块（5）用于当数据访问控制模块（3）读取的运算数据为定点格式时将运算数据转换为浮点格式，输出至FFT计算模块（4），并将FFT计算模块（4）输出的运算结果转换为对应的定点格式后输出回数据访问控制模块（3）；所述FFT计算模块（4）包括两个并行的FFT执行子模块以及分别与两个FFT执行子模块连接的CORDIC补偿旋转因子计算子模块（43）；两个所述FFT执行子模块并行执行两组数据的FFT计算，其中每一组数据为规模小于或等于N1点的数据，所述CORDIC补偿旋转因子计算子模块（43）根据数据地址及运算规模N采用CORDIC算法计算补偿旋转因子，分别输出至两个所述FFT执行子模块。