[发明专利]一种行栅极扫描器及其驱动方法

摘要

本发明公开了一种行栅极扫描器及其驱动方法，行栅极扫描器由电源与时序控制模块、奇数行栅极驱动阵列及偶数行栅极驱动阵列构成，奇数行栅极驱动阵列及偶数行栅极驱动阵列内部的栅极驱动单元电路采用多重反馈回路抑制内部泄漏电流，具有低功耗，工作稳定等特点；行栅极扫描器利用25％和37.5％占空比混合时序驱动，不仅能够避免出现竞争冒险的危险，保持电路稳定性，而且能够把输出端口的充电和放电功能集中到对应的相同晶体管完成，利于减少占用面积，减少延时效应。同时，对行栅极充电和放电过程都充分利用了电路内部自举后的高电压驱动大尺寸TFT，提高反应速度，有利于高频显示。

主权项

一种行栅极扫描器，其特征在于，包括电源与时序控制模块、奇数行栅极驱动阵列及偶数行栅极驱动阵列，所述奇数行栅极驱动阵列及偶数行栅极驱动阵列分别和电源与时序控制模块连接，其中电源与时序控制模块输出信号包括高电压、第一低电压、第二低电压、第一时钟、第二时钟、第三时钟、第四时钟、第五时钟、第六时钟、第七时钟、第八时钟、第一触发时钟及第二触发时钟，第一到第八时钟信号高电平与高电压相等，其中第一时钟、第二时钟、第三时钟、第四时钟的低电平与第二低电压相等，第五时钟、第六时钟、第七时钟、第八时钟的低电平与第一低电压相等，其中第一低电压高于第二低电压；所述奇数行栅极驱动阵列由N级第一栅极驱动单元与N级第三栅极驱动单元交替相连组成，偶数行栅极驱动阵列由N级第二栅极驱动单元与N级第四栅极驱动单元交替相连组成，其中N为自然数；第一栅极驱动单元、第二栅极驱动单元、第三栅极驱动单元及第四栅极驱动单元都由信号采集模块、反相器模块、内部输出模块及扫描输出模块构成；信号采集模块由第一到第四晶体管构成，第一晶体管漏极与信号采集口相连，源极与第二晶体管的漏极相连，栅极与第二晶体管的栅极、第一时钟输入口相连，第二晶体管的源极与第三晶体管漏极相连，作为采集信号存储节点Q，第三晶体管的源极与第四晶体管的漏极相连，栅极与第四晶体管的栅极及反相器输出节点QB相连，第四晶体管的源极与第三电源口相连；反相器模块由第五到第七晶体管构成，第五晶体管漏极与第一电源口相连，栅极与第一时钟输入口相连，源极与第六晶体管的漏极、第七晶体管漏极相连，作为反相输出节点QB，第六晶体管栅极与信号采集口相连，源极与第三电源口相连，第七晶体管栅极与第十晶体管源极相连，漏极与第三电源口相连；内部输出模块由第八到第十晶体管、第一存储电容构成，第八晶体管漏极与第十晶体管漏极、第二时钟输入口相连，栅极与采集信号存储Q相连，源极与第九晶体管的漏极、第十晶体管的栅极、第一输出口相连，第九晶体管的栅极与反向输出节点QB相连，源极与第三电源口相连，第十晶体管源极与第一晶体管源极、第二晶体管漏极、第三晶体管源极及第四晶体管漏极相连，第一存储电容一端与采集信号存储节点Q相连，另一端与第一输出口相连；扫描输出模块由第十一及第十二晶体管构成，第十一晶体管漏极与第三时钟输入口相连，栅极与采集信号存储点Q相连，源极与第十二晶体管漏极、第二输出口相连，第十二晶体管栅极与反相输出节点QB相连，源极与第二电源口相连。