[发明专利]双端口SRAM有效
| 申请号： | 201410182749.2 | 申请日： | 2014-04-30 |
| 公开（公告）号： | CN105097015B | 公开（公告）日： | 2018-02-23 |
| 发明（设计）人： | 李智 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | G11C11/413 | 分类号： | G11C11/413 |
| 代理公司： | 北京集佳知识产权代理有限公司11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种双端口SRAM，包括比较单元、控制单元和N个选择单元。所述比较单元适于在两组地址端口的地址信号相同时输出第一电平至N个选择单元和所述控制单元，否则输出第二电平至所述N个选择单元和所述控制单元；第n个选择单元适于在接收到所述第一电平时选择所述第一组数据端口中第n个数据端口的数据输出，在接收到所述第二电平时选择所述第二组数据端口中第n个数据端口的数据输出。本发明技术方案提供的双端口SRAM，减小了两个实体同时读取所述双端口SRAM中同一地址的存储单元的噪声。 | ||
| 搜索关键词： | 端口 sram | ||
【主权项】：
一种双端口SRAM，包括第一组地址端口、第二组地址端口、第一组数据端口、第二组数据端口、第一内部时钟产生电路、第一内部时钟接收端、第二内部时钟产生电路以及第二内部时钟接收端，其特征在于，还包括比较单元、控制单元和N个选择单元，N为所述第一组数据端口的端口数量；所述比较单元适于在所述第一组地址端口的地址信号与所述第二组地址端口的地址信号相同时输出第一电平至所述N个选择单元和所述控制单元，否则输出第二电平至所述N个选择单元和所述控制单元；所述控制单元适于在接收到所述第一电平时禁止所述第二内部时钟产生电路输出内部时钟信号至所述第二内部时钟接收端，在接收到所述第二电平时允许所述第二内部时钟产生电路输出内部时钟信号至所述第二内部时钟接收端；第n个选择单元适于在接收到所述第一电平时选择所述第一组数据端口中第n个数据端口的数据输出，在接收到所述第二电平时选择所述第二组数据端口中第n个数据端口的数据输出，1≤n≤N。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410182749.2/，转载请声明来源钻瓜专利网。
