[发明专利]一种用于双重图形化工艺流程的侧墙形成方法在审
| 申请号： | 201410217930.2 | 申请日： | 2014-05-21 |
| 公开（公告）号： | CN104064471A | 公开（公告）日： | 2014-09-24 |
| 发明（设计）人： | 雷通;桑宁波 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 王宏婧 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种用于双重图形化工艺流程的侧墙形成方法，包括：首先，利用光刻胶执行光刻以对硬掩膜及硬掩膜上的氮化硅进行图形化，从而形成硬掩膜和氮化硅的叠层柱体；此后，用原子层沉积工艺在叠层柱体外部生长氮化硅层，并随后利用原子层沉积工艺在氮化硅层外部生长将作为侧墙的氧化硅层；随后，去除氮化硅层顶部的氧化硅层以暴露出氮化硅层，从而形成侧墙；然后，执行氧气等离子体处理以使得氮化硅层氧化，并且去除进氧化的氮化硅层以及硬掩膜。 | ||
| 搜索关键词： | 一种 用于 双重 图形 化工 流程 形成 方法 | ||
【主权项】：
一种用于双重图形化工艺流程的侧墙形成方法，其特征在于包括：首先，利用光刻胶执行光刻以对硬掩膜及硬掩膜上的氮化硅进行图形化，从而形成硬掩膜和氮化硅的叠层柱体；此后，用原子层沉积工艺在叠层柱体外部生长氮化硅层，并随后利用原子层沉积工艺在氮化硅层外部生长将作为侧墙的氧化硅层；随后，去除氮化硅层顶部的氧化硅层以暴露出氮化硅层，从而形成侧墙；然后，执行氧气等离子体处理以使得氮化硅层氧化，并且去除进氧化的氮化硅层以及硬掩膜。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410217930.2/，转载请声明来源钻瓜专利网。
- 上一篇：薄膜晶体管及其制作方法、显示装置
- 下一篇：半导体器件及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
