[发明专利]在低电压CMOS工艺中具有高双极阻挡电压的模拟开关有效
| 申请号： | 201410219317.4 | 申请日： | 2014-05-23 |
| 公开（公告）号： | CN104184443B | 公开（公告）日： | 2017-11-24 |
| 发明（设计）人： | J·A·塞尔瑟多;K·斯威特兰 | 申请（专利权）人： | 美国亚德诺半导体公司 |
| 主分类号： | H03K17/60 | 分类号： | H03K17/60 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所11038 | 代理人： | 刘倜 |
| 地址： | 美国马*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了在低电压CMOS工艺中具有高双极阻挡电压的模拟开关。所公开的技术涉及用于保护以防止瞬态电事件的设备。在一个方面中，设备包括具有高双极阻挡电压的模拟开关，其包括第一p型阱区域，第二p型阱区域，布置在第一和第二p型阱区域之间的第一n型阱区域，以及围绕第一p型阱区域、第二p型阱区域和第一n型阱区域的深n型阱区域。设备还包括布置在第一p型阱区域和n型阱区域之间的第一本征n型区域以及布置在第二p型阱区域和n型阱区域之间的第二本征n型区域。设备被配置成使得第一p型阱区域作为双向PNP双极晶体管的发射极/集电极。 | ||
| 搜索关键词： | 电压 cmos 工艺 具有 高双极 阻挡 模拟 开关 | ||
【主权项】：
一种用于保护以防止瞬态电事件的设备，包括：p型衬底；第一p型阱区域、第二p型阱区域、以及布置在第一和第二p型阱区域之间的第一n型阱区域，其中第一n型阱区域在其中心部分中形成有隔离区域；布置在第一p型阱区域和第一n型阱区域之间的第一本征n型区域；布置在第二p型阱区域和第一n型阱区域之间的第二本征n型区域；围绕双向PNP双极晶体管的深n型阱区域；以及其中第一p型阱区域被配置成双向PNP双极晶体管的发射极/集电极，其中第一本征n型区域、第一n型阱区域和第二本征n型区域被配置成双向PNP双极晶体管的基极，以及其中第二p型阱区域被配置成双向PNP双极晶体管的集电极/发射极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美国亚德诺半导体公司，未经美国亚德诺半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410219317.4/，转载请声明来源钻瓜专利网。
