[发明专利]用于数模转换器(DAC)的积分非线性(INL)和微分非线性(DNL)校正技术

摘要

对于适于接受N位数字输入码的DAC的多个子分段确定INL值，并且确定和存储可以用来减小INL值的范围(从而提高DAC的线性)的第一组校正码。此外，对确定了INL值的多个子分段确定DNL值，并且确定和存储可以用于保证所有的DNL值＞-1的(从而保证DAC是单调的)第二组校正码。这可以包括使用分辨率的一个或多个附加位使(DAC可以接受的)2^N个可能的数字输入码中的至少某一些重新映射成2^N个以上的可能数字输出码，以确保所有的DNL值＞-1。此后当执行数模转换时使用如此存储的第一和第二组。

主权项

一种与数模转换器DAC一起使用的方法，所述方法包括：(a)在所述DAC的输入处接受N位数字输入码；(b)基于N位数字输入码的一部分从第一组校正码中选择第一校正码，其中所述第一组校正码用来减小到一范围的积分非线性INL值，从而提高DAC的线性；(c)基于所述N位数字输入码的一部分从第二组校正码中选择第二校正码，其中第二组校正码用来确保所有的微分非线性DNL值＞‑1，从而确保DAC是单调的；(d)基于在步骤(a)接受的N位数字输入码、在步骤(b)选择的所述第一校正码以及在步骤(c)选择的所述第二校正码产生N+M位数字输出码；以及(e)将N+M位数字输出码转换成模拟输出信号，其中所述模拟输出信号或其经缓冲形式是DAC的模拟输出。