[发明专利]交响乐团式多核CPU多内存计算机系统

摘要

本发明涉及交响乐团式多核CPU多内存计算机系统，有效解决多核同时争用共享主存的问题，方法是，该交响乐团式多核CPU多内存计算机系统是由核间通信模块和电源管理模块、指挥核模块、内核0模块、内核1模块、内核2模块、内核3模块、GPU核模块以及共享的网络接口和外设接口模块组成，指挥核模块、内核0模块、内核1模块、内核2模块、内核3模块、GPU核模块分别经数据线与核间通信模块和电源管理模块相连；本发明系统操作方便，提高计算效率和并行性，并且提高系统的健壮性和不间断性，实现电源的智能化管理，降低能耗，有良好的经济和社会效益。

主权项

一种交响乐团式多核CPU多内存计算机系统，其特征在于，该系统是由核间通信模块和电源管理模块、指挥核模块、内核0模块、内核1模块、内核2模块、内核3模块、GPU核模块以及共享的网络接口和外设接口模块组成，指挥核模块、内核0模块、内核1模块、内核2模块、内核3模块、GPU核模块分别经数据线与核间通信模块和电源管理模块相连；所述的交响乐团式多核CPU多内存计算机系统，多核是由指挥核模块、内核0模块、内核1模块、内核2模块、内核3模块、GPU核模块组成，这些CPU内核模块每个都是一个独立工作的中央处理器CPU；所述的交响乐团式多核CPU多内存计算机系统，多内存计算机系统是指每个CPU内核模块都有自己独享的高速缓存和内存储器；所述的交响乐团式多核CPU多内存计算机系统，是指在指挥核的指挥下，CPU各核可根据相同的工作任务指令序列，同图乐谱一样，独自完成自己所承担的计算任务；所述的指挥核模块是由指挥核及其独享的核内高速缓存、指挥核的高速缓存、指挥核的内存储器、指挥核的I/O模块组成，这些独享的模块之间通过双向数据线互联；所述的内核0模块、内核1模块、内核2模块、内核3模块，分别由内核0、内核1、内核2、内核3及其独享的核内高速缓存、内核的高速缓存、内核的内存储器、内核的I/O模块组成，这些独享的模块之间通过双向数据线互联；所述的GPU核模块，是由GPU核及其独享的核内高速缓存、GPU核的高速缓存、GPU核的内存储器、GPU核的I/O模块组成，这些独享的模块之间通过双向数据线互联；指挥核、内核0、内核1、内核2、内核3、GPU核，分别通过信号线和控制线指挥、控制其所属的高速缓存、内存储器核以及I/O模块协调一致工作；各工作核加载的运行程序相同，在指挥者的指挥下，演奏不同的任务部分，各工作核在指挥核的指挥下，完成各自分担的任务；每个核配置有独享的核外高速缓存、独享的内存储器和独享的I/O模块，这些独享的核外高速缓存和内存储器，也可通过级联的方式变成可供所有核共享的高速缓存和内存储器；核间通信通过核间通信模块来完成；除GPU核，其他的核采用通用同构核，均可作为指挥核和被指挥核使用，这在系统初始化时有操作系统指定；根据对系统稳定性和健壮性的要求，选两个核作为指挥核轮替工作和热备，以满足系统不宕机、不间断工作的要求。