[发明专利]集成电路及制造具有包覆非平面晶体管结构的集成电路的方法有效

专利信息
申请号: 201410234169.3 申请日: 2014-05-29
公开(公告)号: CN104217998B 公开(公告)日: 2017-06-06
发明(设计)人: K·M·阿卡瓦尔达;A·P·雅各布 申请(专利权)人: 格罗方德半导体公司
主分类号: H01L21/822 分类号: H01L21/822;H01L27/105
代理公司: 北京戈程知识产权代理有限公司11314 代理人: 程伟,王锦阳
地址: 英属开曼群*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及集成电路及制造具有包覆非平面晶体管结构的集成电路的方法。在示例性实施例中,一种用于制造集成电路的方法包括提供半导体基底。本方法蚀刻半导体基底以形成具有侧壁的非平面晶体管结构。在标准(100)<110>基底上,若鳍部对准或垂直于<110>晶圆凹口,则鳍部侧壁具有(110)表面平面。本方法包括沿着非平面晶体管结构的侧壁沉积牺牲衬垫。还有,约束材料沉积覆盖在半导体基底上并且邻近牺牲衬垫。本方法包括移除至少一部分牺牲衬垫并且在非平面晶体管结构的侧壁与约束材料之间形成空隙。包覆层外延生长于空隙中。由于侧壁生长受限于约束材料,具有(110)侧壁及(100)顶部表面的鳍部上能有厚度均匀的包覆层。
搜索关键词: 集成电路 制造 具有 包覆非 平面 晶体管 结构 方法
【主权项】:
一种用于制造集成电路的方法,包含:提供半导体基底;蚀刻该半导体基底以形成具有侧壁的非平面晶体管结构;沿着该非平面晶体管结构的所述侧壁沉积牺牲衬垫;沉积覆盖在该半导体基底上并且邻近该牺牲衬垫的约束材料;移除至少一部分该牺牲衬垫并且在该非平面晶体管结构的所述侧壁与该约束材料之间形成空隙;以及在该空隙中外延生长包覆层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于格罗方德半导体公司,未经格罗方德半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410234169.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top