[发明专利]占空为1比1的数据码钟速率转换电路在审
| 申请号： | 201410236149.X | 申请日： | 2014-05-30 |
| 公开（公告）号： | CN104065386A | 公开（公告）日： | 2014-09-24 |
| 发明（设计）人： | 王文政 | 申请（专利权）人： | 中国电子科技集团公司第十研究所 |
| 主分类号： | H03M13/23 | 分类号： | H03M13/23;H04L1/00 |
| 代理公司： | 成飞(集团)公司专利中心 51121 | 代理人： | 郭纯武 |
| 地址： | 610036 四川*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出的一种占空为1比1的4/3倍码钟速率转换电路，旨在提供一种简单可靠、耗费硬件资源小，占空为1比1的数据码钟速率转换电路。本发明通过下述技术方案予以实现：在FPGA中，系统时钟通过DDS产生占空比为1比1的4倍信息码钟，一路通过1/4分频器产生信息码钟，另一路4倍信息码钟分两路，一路经第一1/3分频器生成占空比为1比2的第一个4/3倍信息码钟，另一路经非门电路反相后，再通过与非门电路串联的第二1/3分频器生成第二个占空比为1比2的4/3倍信息码钟，两路占空比为1:2的4/3倍信息码钟并行输入或门电路，将这两个占空比为1:2的4/3倍信息码钟合成为一路占空比为1:1的4/3倍信息码钟。 | ||
| 搜索关键词： | 数据 速率 转换 电路 | ||
【主权项】：
一种占空为1比1的4/3倍码钟速率转换电路，包括设置在现场可编程门阵列FPGA中的DDS、1/4分频器、占空为1比2的1/3分频器、非门电路与或门电路，其特征在于，在FPGA中，码钟参数和系统时钟通过直接数字式频率合成器DDS产生占空比为1比1的4倍信息码钟，4倍信息码钟分两路并行输入，一路通过1/4分频器产生信息码钟，另一路4倍信息码钟分两路，一路经第一1/3分频器生成占空比为1比2的第一个4/3倍信息码钟，另一路经非门电路反相后，再通过与非门电路串联的第二1/3分频器生成第二个占空比为1比2的4/3倍信息码钟，两路占空比为1:2的4/3倍信息码钟并行输入或门电路，将这两个占空比为1:2的4/3倍信息码钟合成为一路占空比为1:1的4/3倍信息码钟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第十研究所，未经中国电子科技集团公司第十研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410236149.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
