[发明专利]输入缓冲器有效
| 申请号： | 201410244355.5 | 申请日： | 2014-06-04 |
| 公开（公告）号： | CN105306043B | 公开（公告）日： | 2018-11-06 |
| 发明（设计）人： | 周敏忠 | 申请（专利权）人： | 晶豪科技股份有限公司 |
| 主分类号： | H03K19/0185 | 分类号： | H03K19/0185 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 史新宏 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种输入缓冲器包含一第一驱动电路，一第二驱动电路，一上拉电路以及一下拉电路。该第一驱动电路用以接收一第一输入信号，以产生一输出信号。该第二驱动电路用以驱动该输出信号。该上拉电路用以选择性地控制该第二驱动电路，以根据该第一输入信号和一第二输入信号以上拉该输出信号。该下拉电路用以选择性地控制该第二驱动电路，以根据该第一输入信号和该第二输入信号以下拉该输出信号。 | ||
| 搜索关键词： | 输入 缓冲器 | ||
【主权项】：
1.一种输入缓冲器，包括：一第一驱动电路，用以接收一第一输入信号，以产生一输出信号；一第二驱动电路，用以驱动该输出信号；该第二驱动电路包括：一第一晶体管，具有一源极，一栅极和一漏极；和一第二晶体管，具有一源极，一栅极和一漏极；一上拉电路，用以选择性地控制该第二驱动电路的该第一晶体管的该栅极，以根据该第一输入信号和一第二输入信号以上拉该输出信号；以及一下拉电路，用以选择性地控制该第二驱动电路的该第二晶体管的该栅极，以根据该第一输入信号和该第二输入信号以下拉该输出信号；其中，所述上拉电路和所述下拉电路中的每一个包括：一第一晶体管，具有一源极，一栅极和一漏极，其中该源极电性连接至一参考电压，该栅极电性连接至该第二输入信号，而该漏极电性连接至该第二驱动电路；以及一第二晶体管，具有一源极，一栅极和一漏极，其中该第二晶体管的该漏极电性连接至该第一输入信号，该第二晶体管的该栅极电性连接至该第二输入信号，而该第二晶体管的该源极电性连接至该第一晶体管的该漏极；其中当该上拉电路控制该第二驱动电路以上拉该输出信号时，该下拉电路不会控制该第二驱动电路以下拉该输出信号，而当该下拉电路控制该第二驱动电路以下拉该输出信号时，该上拉电路不会控制该第二驱动电路以上拉该输出信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于晶豪科技股份有限公司，未经晶豪科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410244355.5/，转载请声明来源钻瓜专利网。
- 上一篇：CDR电路和半导体装置
- 下一篇：一种连续检测信号波峰的峰值保持电路
