[发明专利]一种采用双侧墙工艺形成超低尺寸图形的方法有效
| 申请号： | 201410253948.8 | 申请日： | 2014-06-09 |
| 公开（公告）号： | CN103996604A | 公开（公告）日： | 2014-08-20 |
| 发明（设计）人： | 桑宁波;雷通;方精训 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L21/027 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 王宏婧 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种采用双侧墙工艺形成超低尺寸图形的方法，包括：利用一层掩模版进行第一次光刻并刻蚀衬底上的掩模层以形成具有第一特征尺寸的图形；在该图形上沉积一层薄膜材料，形成均匀覆盖掩模图形的共形层，侧墙上薄膜的厚度为第一厚度；进行第二次光刻并刻蚀，其中光刻胶覆盖一部分薄膜材料，将光刻胶暴露的部分的薄膜材料减薄到具有第二厚度的侧墙；去除光刻胶，形成具有两种厚度侧墙的图形；各向异性地刻蚀薄膜材料，将掩模层顶部和底部的薄膜材料去除，只留下侧壁上的薄膜；灰化工艺选择性的去除掩模层，只留下薄膜材料形成的侧墙；薄膜材料作为刻蚀的掩模进行刻蚀，形成具有两种尺寸的超精细图形，并且尺寸的大小对应于侧墙的第一厚度和第二厚度。 | ||
| 搜索关键词： | 一种 采用 双侧墙 工艺 形成 尺寸 图形 方法 | ||
【主权项】：
一种采用双侧墙工艺形成超低尺寸图形的方法，其特征在于包括：首先利用一层掩模版进行第一次光刻并刻蚀衬底上的掩模层以形成具有第一特征尺寸的图形；接着在该图形上沉积一层薄膜材料，形成均匀覆盖掩模图形的共形层，侧墙上薄膜的厚度为第一厚度；进行第二次光刻并刻蚀，其中光刻胶覆盖一部分薄膜材料，而且将光刻胶暴露的部分的薄膜材料减薄到具有第二厚度的侧墙；去除光刻胶，形成具有两种厚度侧墙的图形；各向异性地刻蚀薄膜材料，将掩模层顶部和底部的薄膜材料去除，只留下侧壁上的薄膜；灰化工艺选择性的去除掩模层，只留下薄膜材料形成的侧墙；薄膜材料作为刻蚀的掩模进行刻蚀，形成具有两种尺寸的超精细图形，并且尺寸的大小对应于侧墙的第一厚度和第二厚度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410253948.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
