[发明专利]刻蚀方法和互连结构的形成方法有效
申请号: | 201410265014.6 | 申请日: | 2014-06-13 |
公开(公告)号: | CN105336585B | 公开(公告)日: | 2020-10-09 |
发明(设计)人: | 周鸣 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/033 | 分类号: | H01L21/033;H01L21/311;H01L21/768 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 吴敏 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种刻蚀方法和互连结构的形成方法。刻蚀方法包括:在提供半导体衬底上形成介质层后,在介质层上形成硬掩模,硬掩模的材料为二氧化钛;以硬掩模为掩模刻蚀介质层,在介质层内形成通孔;之后,在通孔内填充满金属材料,形成金属插塞。以二氧化钛为硬掩模材料,相比于传统的如以氮化钛为材料的硬掩模材料,在刻蚀二氧化钛形成硬掩模时,在二氧化钛内产生应力较小,因而可有效降低刻蚀硬掩模材料形成硬掩模过程中硬掩模材料的形变量,从而提高形成的硬掩模精度,进而提高后续以硬掩模为掩模刻蚀介质层后形成于介质层内的通孔精度,以及后续在通孔内填充金属材料后,形成的金属插塞的结构形态,以改善金属插塞的性能。 | ||
搜索关键词: | 刻蚀 方法 互连 结构 形成 | ||
【主权项】:
一种刻蚀方法,其特征在于,包括:提供半导体衬底;在所述半导体衬底上形成介质层;在所述介质层上形成硬掩模,所述硬掩模的材料为二氧化钛;以所述硬掩模为掩模刻蚀所述介质层,在所述介质层内形成通孔。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410265014.6/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造