[发明专利]薄膜晶体管及其制作方法、显示装置有效
| 申请号： | 201410265114.9 | 申请日： | 2014-06-13 |
| 公开（公告）号： | CN104064472B | 公开（公告）日： | 2017-01-25 |
| 发明（设计）人： | 卜倩倩;郭炜 | 申请（专利权）人： | 京东方科技集团股份有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28;H01L29/786 |
| 代理公司： | 北京路浩知识产权代理有限公司11002 | 代理人： | 李迪 |
| 地址： | 100015 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种薄膜晶体管及其制备方法、显示装置，所述方法包括形成栅极金属层，所述形成栅极金属层之后，还包括通过一次构图工艺形成台阶型栅结构；进行第一次离子注入程序，形成第一重掺杂区和第二重掺杂区，所述第一重掺杂区和所述第二重掺杂区相距第一长度；将所述台阶型栅结构形成栅极；进行第二次离子注入程序，形成第一轻掺杂区和第二轻掺杂区，所述第一轻掺杂区和所述第二轻掺杂区相距第二长度，所述第一长度小于第二长度。上述方法可以简化现有技术中制备轻掺杂源漏极结构的LPTS TFT的工艺过程。 | ||
| 搜索关键词： | 薄膜晶体管 及其 制作方法 显示装置 | ||
【主权项】：
一种薄膜晶体管的制备方法，包括：形成栅极金属层，其特征在于，所述形成栅极金属层之后，还包括：通过一次构图工艺形成台阶型栅结构；进行第一次离子注入程序，形成第一重掺杂区和第二重掺杂区，所述第一重掺杂区和所述第二重掺杂区相距第一长度；将所述台阶型栅结构形成栅极；进行第二次离子注入程序，形成第一轻掺杂区和第二轻掺杂区，所述第一轻掺杂区和所述第二轻掺杂区相距第二长度，所述第一长度大于第二长度；其中，所述台阶型栅结构具有第一高度的区域和第二高度的区域，所述第一高度大于第二高度，所述第二高度的区域位于所述第一高度的区域的两侧；所述栅极的所在区域位于所述台阶型栅结构的第一高度的区域内。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司，未经京东方科技集团股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410265114.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种硅通孔质量检测方法
- 下一篇：一种用于双重图形化工艺流程的侧墙形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
