[发明专利]焦平面块矩阵转换列并行算术模数转换方法及转换器

摘要

本发明涉及微电子学的集成电路领域，为提供一种新型的列并行算术ADC，用于实现块矩阵转换中的累加操作。使块矩阵转换中的累加操作成为ADC量化过程中固有的一部分，并且不使硬件资源过多的增加，因此使得处理效率也得以保证。为此，本发明采取的技术方案是，焦平面块矩阵转换列并行算术模数转换器，包括依次相连的第一加法器、第二加法器、乘法器、第三加法器；第一加法器的输出还经过第一比较器与参考电压比较，比较结果输出到第二加法器；乘法器的输出还经过第二比较器与参考电压比较，比较结果输出到第三加法器；第三加法器的输出经延时器反馈回第一加法器。本发明主要应用于集成电路设计制造。

主权项

一种焦平面块矩阵转换列并行算术模数转换器，其特征是，包括：依次相连的第一加法器、第二加法器、乘法器、第三加法器；第一加法器的输出还经过第一比较器与参考电压比较，比较结果输出到第二加法器；乘法器的输出还经过第二比较器与参考电压比较，比较结果输出到第三加法器；第三加法器的输出经延时器反馈回第一加法器；采用离散输入信号P[k]，即为以下公式中的一个Tij,h：Σh=1HΣv=1VChvIhv=Σh=1HTij,h]]>上式为块矩阵转换的公式，其中Ihv是对应位置的像素值，Chv是相应的核系数；每一个Tij都是由h×v次乘法操作和累加操作得到的，其中h与v分别表示图像的行数和列数；将上述输入信号输入前述算术模数转换器，假定ADC量化精度为N比特，那么第一周期结束后残余值为： w2[1]＝2(P[1]‑d1[1])‑d2[1]  (1)在余下的N‑1个周期中，残余值为： w2[k]＝2(P[k]+w2[k‑1]‑d1[k])‑d2[k],k＝2,3...,N  (2)将这N个周期的残余值按照其二进制权重进行累加之后可以得到：Σk=1N2-(k+1)(2d1[k]+d2[k])=Σk=1N2-kP[k]-2-(N+1)w2[N]---(3)]]>对上式进行变换后可以得到：Σk=1N2-(k+1)(2d1[k]+d2[k])=Tij,h---(4)]]>其中，w2[k]表示第三加法器的第k次输出，d1[k]、d2[k]分别表示第一比较器、第二比较器的第k次输出；对Tij,h进行累加之后得到一个变换后的核系数，从式(4)中可以看出要计算出Tij,h还要对提取出的2比特数字码做乘二和相加的操作，这些操作需要在数字域中利用加法器完成。