[发明专利]CAKE3DNAND存储器及其形成方法

摘要

本发明公开了一种CAKE3D NAND存储器及其形成方法。其中方法包括提供衬底；依次形成底层隔离层、底层选择管栅极层、多组交替的存储管隔离层和存储管栅极层、顶层隔离层和顶层选择管栅极层；刻蚀形成N个垂直孔，垂直孔的底部与衬底接触；在垂直孔的内表面上沉积形成电荷俘获复合层，然后填积多晶硅以形成柱状衬底；刻蚀隔离槽以将顶层选择管栅极层均分为N组、每组M个、共计M*N个相同的顶层选择管栅极单元；对M*N个顶层选择管栅极单元、底层选择管栅极层和多层存储管栅极层分别形成金属引线；形成与N个柱状衬底顶部分别相连的N条位线，以及形成源线。本发明的方法工艺简单，形成的CAKE3D NAND存储器具有存储密度高、编程效率和擦除效率高等优点。

主权项

一种蛋糕形三维与非型闪存CAKE 3D NAND存储器的形成方法，其特征在于，包括以下步骤：提供衬底；形成底层隔离层和底层选择管栅极层；交替形成多组存储管隔离层和存储管栅极层；形成顶层隔离层和顶层选择管栅极层；刻蚀形成在俯视平面上均匀分布的N个垂直孔，所述垂直孔的底部与所述衬底接触，N为正整数；在所述垂直孔的内表面上沉积形成电荷俘获复合层，然后填积多晶硅以形成柱状衬底；垂直刻蚀多个隔离槽，其中各个所述隔离槽的底部与所述顶层隔离层接触，所述多个隔离槽将顶层选择管栅极层在俯视平面上被均分为N组、每组M个、共计M*N个相同的顶层选择管栅极单元，M为正整数；对所述M*N个顶层选择管栅极单元、所述底层选择管栅极层和多层所述存储管栅极层分别形成金属引线；形成与所述N个柱状衬底顶部分别相连的N条位线，以及形成与所述衬底底部相连的源线。