[发明专利]三维叠层多芯片结构及其制造方法有效
| 申请号： | 201410316797.6 | 申请日： | 2014-07-04 |
| 公开（公告）号： | CN105304612B | 公开（公告）日： | 2018-02-13 |
| 发明（设计）人： | 陈士弘 | 申请（专利权）人： | 旺宏电子股份有限公司 |
| 主分类号： | H01L23/538 | 分类号： | H01L23/538;H01L21/768 |
| 代理公司： | 中科专利商标代理有限责任公司11021 | 代理人： | 任岩 |
| 地址： | 中国台湾新竹*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种三维叠层多芯片结构及其制造方法，该三维叠层多芯片结构，包括M个芯片、一第一导电柱与N个第二导电柱。每一芯片具有一共享连接区与一芯片引导块。芯片包括一基板及一图案化电路层。图案化电路设置于基板上，图案化电路层包括一有源元件、至少一共享导电结构与N个芯片启动导电结构。共享导电结构位于共享连接区，N个芯片启动导电结构位于芯片引导块。第一导电柱连接M个芯片的共享导电结构。每一第二导电柱连接N个芯片启动导电结构的其中之一。M个芯片的芯片引导块具有不同的导通状态，N大于1、M大于2，且M小于或等于2的N次方。 | ||
| 搜索关键词： | 三维 叠层多 芯片 结构 及其 制造 方法 | ||
【主权项】：
一种三维叠层多芯片结构，包括：M个芯片，每一芯片具有一共享连接区与一芯片引导块，且包括：一基板；及一图案化电路层，设置于该基板上，该图案化电路层包括一有源元件、至少一共享导电结构与N个芯片启动导电结构，该共享导电结构位于该共享连接区，该N个芯片启动导电结构位于该芯片引导块；一第一导电柱，连接该M个芯片的共享导电结构；以及N个第二导电柱，每一第二导电柱连接该N个芯片启动导电结构的其中之一；其中该M个芯片的芯片引导块具有不同的导通状态，N大于1、M大于2，且M小于或等于2的N次方，该M种不同的导通状态是通过编程或图案化该N个芯片启动导电结构所形成，该N个芯片启动导电结构是通过激光修复、电熔丝或非易失性存储器进行编程。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司，未经旺宏电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410316797.6/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件及其制造方法
- 下一篇：半导体装置及半导体装置的电熔丝结构
