[发明专利]阵列基板、液晶显示装置和阵列基板的制作方法在审
| 申请号： | 201410337291.3 | 申请日： | 2014-07-15 |
| 公开（公告）号： | CN104090442A | 公开（公告）日： | 2014-10-08 |
| 发明（设计）人： | 贾丕健 | 申请（专利权）人： | 京东方科技集团股份有限公司;北京京东方显示技术有限公司 |
| 主分类号： | G02F1/1362 | 分类号： | G02F1/1362;G02F1/1343 |
| 代理公司： | 北京中博世达专利商标代理有限公司 11274 | 代理人： | 申健 |
| 地址： | 100015 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种阵列基板、液晶显示装置和阵列基板的制作方法，涉及显示技术领域，能够简化阵列基板的制作工艺，从而降低阵列基板的制作成本。该阵列基板，包括栅线和数据线，每个子像素单元包括薄膜晶体管源极、薄膜晶体管漏极和像素电极，每列数据线包括多段第一数据线段和多段第二数据线段；第一数据线段与栅线位于同一层；第二数据线段与薄膜晶体管源极、薄膜晶体管漏极和像素电极位于同一层，薄膜晶体管源极连接于第二数据线段；第一数据线段所在层与第二数据线段所在层被栅极绝缘层分隔；在每列数据线中，每段第二数据线段的两端分别通过所述栅极绝缘层上的过孔连接于相邻的两段第一数据线段。本发明适用于液晶显示技术。 | ||
| 搜索关键词： | 阵列 液晶 显示装置 制作方法 | ||
【主权项】：
一种阵列基板，包括数行栅线、数列数据线和由所述数行栅线和数列数据线定义的数个子像素单元，每个子像素单元包括薄膜晶体管源极、薄膜晶体管漏极和像素电极，所述薄膜晶体管源极连接于数据线，所述薄膜晶体管漏极连接于像素电极，其特征在于，每列数据线包括多段第一数据线段和多段第二数据线段；所述多段第一数据线段与所述数行栅线位于同一层；所述多段第二数据线段与所述薄膜晶体管源极、薄膜晶体管漏极和像素电极位于同一层，在每个子像素单元中，薄膜晶体管源极连接于第二数据线段；所述多段第一数据线段所在层与所述多段第二数据线段所在层被栅极绝缘层分隔；在每列数据线中，每段第一数据线段分别位于相邻的两行栅线之间，每段第二数据线段分别位于每行栅线处；在每列数据线中，每段第二数据线段的两端分别通过所述栅极绝缘层上的过孔连接于相邻的两段第一数据线段。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;北京京东方显示技术有限公司，未经京东方科技集团股份有限公司;北京京东方显示技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410337291.3/，转载请声明来源钻瓜专利网。
