[发明专利]IGBT器件制备方法及IGBT器件在审
申请号: | 201410360059.1 | 申请日: | 2014-07-25 |
公开(公告)号: | CN104091764A | 公开(公告)日: | 2014-10-08 |
发明(设计)人: | 王代利;可瑞思;万力 | 申请(专利权)人: | 中航(重庆)微电子有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/324;H01L29/739;H01L29/06 |
代理公司: | 上海申新律师事务所 31272 | 代理人: | 吴俊 |
地址: | 401331 重庆市*** | 国省代码: | 重庆;85 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请涉及半导体器件制造领域,尤其涉及一种IGBT器件制备方法及IGBT器件,基于传统制备IGBT器件工艺的基础上,通过先进行衬底背面离子注入工艺并退火后,再对衬底进行正面金属化工艺,并利用lift-off的剥离方式制备正面金属层,有效的避免传统的衬底正面金属化的光刻腐蚀工艺,进而实现简单实用的背面注入后的薄片高温退火工艺,在满足工艺需求的同时,还大大的降低了制备IGBT器件的工艺成本。 | ||
搜索关键词: | igbt 器件 制备 方法 | ||
【主权项】:
一种IGBT器件制备方法,其特征在于,所述方法包括:于一衬底中制备IGBT单元的本体区后,于所述本地区中形成源极区;在所述衬底的正面制备包含有栅氧化层和场氧化层的绝缘薄膜,并于所述绝缘薄膜上沉积多晶硅薄膜;部分刻蚀所述多晶硅薄膜至所述衬底的正面表面,形成将局部所述源级区暴露的接触孔;沉积一钝化层,所述钝化层覆盖所述多晶硅薄膜且部分填充所述接触孔;刻蚀位于所述接触孔内的所述钝化层,保留位于所述多晶硅薄膜上方和所述接触孔侧壁附着的钝化层;依次制备SiO薄膜、SiN薄膜形成复合层,且所述复合层覆盖所述钝化层暴露的表面及暴露的源极区;生长一SiO材料层,并对所述SiO材料层进行图案化工艺,保留交叠于所述场氧化层之上的一SiO预留区;以所述SiO预留区作为掩膜刻蚀掉所述SiN薄膜未被所述SiO预留区遮蔽住的区域;在所述衬底的背面进行减薄工艺,并于减薄后的衬底背面注入与衬底导电类型相反的离子;去除未被所述SiO预留区覆盖住而暴露的SiO薄膜后,在所述接触孔内制备与源极区保持电性接触的金属栓塞,和生成覆盖于SiO预留区、钝化层之上的金属材料层;移除覆盖在所述SiO预留区上的金属材料层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中航(重庆)微电子有限公司,未经中航(重庆)微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410360059.1/,转载请声明来源钻瓜专利网。
- 上一篇:存储器单元及其形成方法和读取方法
- 下一篇:一种非均匀超结结构的制作方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造