[发明专利]用于输入/输出结构的垂直纳米线晶体管

摘要

本发明提供了一种用于保护电路免受静电放电(ESD)电压影响的系统。输入端子接收输入信号。ESD保护电路从输入端子接收输入信号。ESD保护电路包括一个或多个垂直纳米线场效应晶体管(FET)。一个或多个垂直纳米线FET的每个都包括具有第一导电类型的阱。一个或多个垂直纳米线FET的每个也包括纳米线，该纳米线具有i)位于纳米线的第一端处的源极区和ii)位于与第一端相对的纳米线的第二端处的漏极区。源极区还包括形成在阱中的部分，其中，源极区和漏极区具有第二导电类型。栅极区围绕纳米线的一部分，并且与漏极区分隔开一段距离。

主权项

一种用于保护电路免受静电放电ESD电压影响的系统，所述系统包括：输入端子，用于接收输入信号；ESD保护电路，被配置为从所述输入端子处接收所述输入信号，所述ESD保护电路包括一个或多个垂直纳米线场效应晶体管(FET)，其中，所述一个或多个垂直纳米线场效应晶体管中的每个都包括：具有第一导电类型的阱，形成在半导体衬底中，纳米线，具有i)位于所述纳米线的第一端处的源极区，以及ii)位于与所述第一端相对的所述纳米线的第二端处的漏极区，所述源极区还包括形成在所述阱中的部分，其中，所述源极区和所述漏极区具有第二导电类型，使得PN结形成在所述阱和所述源极区中形成在所述阱中的部分之间，和栅极区，围绕所述纳米线的一部分，其中，所述栅极区与所述漏极区分隔开第一距离，所述栅极区和所述漏极区的分隔提供了所述漏极区和所述源极区之间的串联电阻；以及输出端子，被配置为从所述ESD保护电路接收所述输入信号，其中，所述输入信号中由ESD引起的电压被所述电阻和所述PN结减弱。