[发明专利]乱数产生器及其乱数产生方法

摘要

本发明公开了一种乱数产生器及其乱数产生方法，所述乱数产生器用以产生一乱数序列，且包括一线性反馈移位暂存器电路、一振荡电路、一延迟电路及一逻辑运算电路。线性反馈移位暂存器电路接收乱数序列以产生多个第一控制信号及多个第二控制信号。振荡电路接收这些第一控制信号以产生一乱数时钟脉冲信号。延迟电路接收一交流信号及这些第二控制信号，以产生一乱数延迟取样信号。逻辑运算电路接收乱数时钟脉冲信号及乱数延迟取样信号，以产生乱数序列。本发明可提高乱数序列的乱度，亦即可提高乱数码的乱度。

主权项

一种乱数产生器，用以产生一乱数序列，包括：一线性反馈移位暂存器电路，接收该乱数序列以产生多个第一控制信号及多个第二控制信号；一振荡电路，接收所述多个第一控制信号以产生一乱数时钟脉冲信号；一延迟电路，接收一交流信号及该些第二控制信号，以产生一乱数延迟取样信号；以及一逻辑运算电路，接收该乱数时钟脉冲信号及该乱数延迟取样信号，以依据该乱数延迟取样信号提取该乱数时钟脉冲信号的逻辑电平，且依据所提取的该乱数时钟脉冲信号的逻辑电平决定该逻辑运算电路的输出端的逻辑电平，以形成该乱数序列；其中，该线性反馈移位暂存器电路包括：多个正反器元件，分别具有一逻辑输入端及一逻辑输出端，其中该些正反器元件的该些逻辑输出端用以提供该些第一控制信号及该些第二控制信号；多个逻辑运算元件，具有一第一运算输入端、一第二运算输入端及一运算输出端，其中该些逻辑运算元件中的第1个逻辑运算元件的该第一运算输入端接收该乱数序列，第1个逻辑运算元件的该第二运算输入端耦接该些正反器元件的最后正反器元件的该逻辑输出端，第i个逻辑运算元件的该运算输出端耦接该些正反器元件的第i个正反器元件的该逻辑输入端，所述多个正反器元件中的第i个正反器元件的该逻辑输出端耦接所述多个逻辑运算元件中的第i+1个逻辑运算元件的该第一运算输入端，i为大于等于1的正整数；以及多个开关，分别耦接于所述多个逻辑运算元件的第1个逻辑运算元件外的其余逻辑运算元件的其中之一的该第二运算输入端与所述多个正反器元件的最后正反器元件的该逻辑输出端之间。