[发明专利]半导体器件及其制造方法有效
| 申请号： | 201410404902.1 | 申请日： | 2014-08-15 |
| 公开（公告）号： | CN105336787B | 公开（公告）日： | 2019-07-02 |
| 发明（设计）人： | 殷华湘;朱慧珑 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/08;H01L21/336 |
| 代理公司： | 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人： | 陈红 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了半导体器件，包括衬底、衬底上的栅极堆叠、栅极堆叠两侧的源漏区以及源漏区上的接触金属层，其特征在于：接触金属层通过栅极堆叠自动隔离，接触金属层包围了源漏区的顶部以及源漏区的至少一部分侧壁。依照本发明的半导体器件及其制造方法，通过刻蚀并填充深的源漏接触孔，使得接触金属层三面包围了MOSFET的源漏区，增大了源漏区接触面积，减小了接触电阻，并且提高了应力效应。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体器件制造方法，包括：在衬底上沿第一方向延伸的多个鳍片和沟槽；在鳍片中形成穿通阻挡层；在沟槽中形成浅沟槽隔离；在鳍片上形成沿第二方向延伸的假栅极堆叠；在假栅极堆叠的沿第一方向的侧面形成栅极侧墙和源漏区；在器件上形成层间介质层，覆盖源漏区和假栅极堆叠；在层间介质层上形成掩模图形，具有开口，对应于源漏区上方；以掩模图形为掩模，刻蚀层间介质层，形成源漏接触孔，暴露源漏区的顶部和至少一部分侧壁，并暴露直接在栅极堆叠侧壁上的接触刻蚀停止层，刻蚀形成源漏接触孔时刻蚀停止线低于穿通阻挡层的底部；在源漏接触孔中形成接触金属层，其中相邻的接触金属层通过栅极堆叠自动隔离。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410404902.1/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件
- 下一篇：半导体器件及其制造方法
- 同类专利
- 专利分类
