[发明专利]一种电荷式流水线逐次逼近型模数转换器

摘要

本发明涉及一种电荷式流水线逐次逼近型模数转换器，包括BCT结构，BCT结构的输入端和输出端均连接有级内采用低位数低功耗的SAR型ADC结构；且输入端连接的SAR型ADC结构为共模不变的SAR型结构；输出端连接的SAR型ADC结构为电荷分享SAR型结构。通过设置与BCT结构相连接的两级SAR型ADC结构,结合了SAR型ADC以及BCT结构的低功耗以及流水线在速度方面的优势，在实现中等采样速率以及中等转换精度的ADC具有相对明显的功耗优势。两个子级ADC均为低位数的SAR型结构以及BCT采用简单放大器结构，电路整体面积较小,且采用了BCT结构替代了原有的常规放大器结构，达到了进一步降低功耗的目的。

主权项

一种电荷式流水线逐次逼近型模数转换器，其特征在于：包括BCT结构，BCT结构的输入端和输出端均连接有级内采用低位数低功耗的SAR型ADC结构；且BCT结构的输入端连接的SAR型ADC结构为共模不变的SAR型结构；BCT结构的输出端连接的SAR型ADC结构为电荷分享SAR型结构；所述的输入端连接的SAR型ADC结构为共模不变的SAR型结构为：输入端经自举开关连接至第一比较器的输入端，第一比较器的输出端连接逻辑控制器(SAR1)；自举开关连接至第一比较器的输入端的线路上设置有转换电容阵列，且转换电容阵列中的电容上极板均连接至第一比较器的输入端，第一对电容(C0‑1、C0‑2)下极板连接至Vcm，第二对电容(C1‑1、C1‑2)至最后一对电容(CN‑1、CN‑2)的下极板均连接至三相选择开关阵列，三相选择开关阵列的三个输出端分别连接至Vcm、Vrefn和Vrefp，且三相选择开关阵列连接至逻辑控制器(SAR1)的信号输出端；转换电容阵列和第一比较器之间设置有一对下拉单元；所述的一对下拉单元包括第一下拉电容(CL‑1)和第二下拉电容(CL‑2)，第一下拉电容(CL‑1)和第二下拉电容(CL‑2)的上极板分别连接至第一比较器的正负两个输入端，第一下拉电容(CL‑1)的下极板通过第一开关(K1‑1)和第三开关(K2‑1)分别连接至自身的上极板和低电平VL8；第二下拉电容(CL‑2)的下极板通过第二开关(K1‑2)和第四开关(K2‑2)分别连接至自身的上极板和低电平VL8；且第一开关(K1‑1)和第二开关(K1‑2)均连接至时钟信号CLK_BCTn；第三开关(K2‑1)和第四开关(K2‑2)连接至时钟信号CLK_BCT。