[发明专利]NMOS晶体管及其形成方法有效
| 申请号： | 201410431676.6 | 申请日： | 2014-08-28 |
| 公开（公告）号： | CN105428237B | 公开（公告）日： | 2018-09-07 |
| 发明（设计）人： | 张海洋;郑喆 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 应战;骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种NMOS晶体管及其形成方法，其中NMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有伪栅，所述伪栅的侧壁上形成有侧墙，所述伪栅和侧墙两侧的半导体衬底内形成碳硅源漏区；在所述半导体衬底上形成介质层，所述介质层的表面与伪栅的表面平齐回刻蚀去除部分厚度的伪栅，暴露出侧墙侧壁的部分表面；刻蚀去除部分高度的侧墙；去除剩余的伪栅，形成“T”字型的凹槽，所述“T”字型的凹槽暴露出半导体衬底的表面；形成填充满“T”字型的凹槽的金属栅极。本发明的方法增加了形成的凹槽的开口宽度，在形成金属栅极时，防止在金属栅极中形成缺陷。 | ||
| 搜索关键词： | nmos 晶体管 及其 形成 方法 | ||
【主权项】：
1.一种NMOS晶体管的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有伪栅，所述伪栅的侧壁上形成有侧墙，所述伪栅和侧墙两侧的半导体衬底内形成碳硅源漏区；在所述半导体衬底上形成介质层，所述介质层的表面与伪栅的表面平齐，碳硅源漏区对靠近其表面或者与其表面接触的侧墙和介质层会产生拉伸应力的作用，在后续去除伪栅形成凹槽后，在拉伸应力的作用下，侧墙和介质层会向凹槽的方向倾斜，使得凹槽的开口宽度减小；回刻蚀去除部分厚度的伪栅，暴露出侧墙侧壁的部分表面；刻蚀去除部分高度的侧墙；去除剩余的伪栅，形成“T”字型的凹槽，“T”字型的凹槽位于向凹槽的方向倾斜的侧墙和介质层之间；形成填充满“T”字型的凹槽的金属栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410431676.6/，转载请声明来源钻瓜专利网。
- 上一篇：叠层封装方法
- 下一篇：GaN HEMT射频器件及其栅极自对准制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
