[发明专利]半导体器件以及制造半导体器件的方法

摘要

本发明涉及半导体器件以及制造半导体器件的方法。公开了一种半导体器件，其中当两个相邻的半导体芯片借助接合线耦接时，可以抑制相邻接合线之间的短路。第一接合线、第二接合线、第三接合线以及第四接合线沿第一边依次排列。当从垂直于芯片安装部的方向观察时，第一接合线和第二接合线之间的间隔的最大值大于第二接合线和第三接合线之间的间隔的最大值。而且，第二接合线和第三接合线之间的间隔的最大值大于第三接合线和第四接合线之间的间隔的最大值。

主权项

一种半导体器件，包括：第一半导体芯片，所述第一半导体芯片是具有第一边、面对所述第一边的第二边、第三边以及第四边的矩形；第二半导体芯片，所述第二半导体芯片是具有第五边、面对所述第五边的第六边、第七边以及第八边的矩形；芯片安装部，在所述芯片安装部的相同表面上安装有所述第一半导体芯片和所述第二半导体芯片；以及多条接合线，所述多条接合线将所述第一半导体芯片耦接至所述第二半导体芯片，其中，所述第一半导体芯片的所述第一边面对所述第二半导体芯片的所述第五边，其中，所述第一半导体芯片具有沿所述第一边布置的多个第一电极焊盘，其中，所述第二半导体芯片具有沿所述第五边布置的多个第二电极焊盘，其中，在所述接合线中，第一接合线、第二接合线、第三接合线以及第四接合线沿所述第一边依次排列，其中，当从垂直于所述芯片安装部的方向观察时，所述第一接合线和所述第二接合线之间的间隔的最大值大于所述第二接合线和所述第三接合线之间的间隔的最大值，并且其中，当从垂直于所述芯片安装部的方向观察时，所述第二接合线和所述第三接合线之间的间隔的最大值大于所述第三接合线和所述第四接合线之间的间隔的最大值。