[发明专利]全异步SAR ADC亚稳态消除电路与方法

摘要

本发明公开了一种全异步SARADC亚稳态消除电路，它包括电容阵列DAC、比较器、全异步控制环、计数器和振荡器。本发明的有益效果是：如果某一位比较时，比较器进入了亚稳态，可强制置位该次比较结果为1，并结束本次ADC的转换，最多导致1个LSB的误差，而且能有效的产生转换结束信号EOC，提示SOC可以开始下次采样，克服了现有技术在一定采样率时，由于亚稳态导致全异步SARADC性能急剧下降的问题，同时由于消除了亚稳态，转换结束信号EOC可以得到有效状态，SOC可以根据EOC状态开始下一次转换，可以尽可能提高SARADC的采样率，本发明具有电路简单、性能可靠等优点。

主权项

全异步SAR ADC亚稳态消除电路，它包括电容阵列DAC和比较器，其特征在于：它还包括全异步控制环、计数器和振荡器；电容阵列DAC输出的采样开始/转换结束信号Start_End分别与全异步控制环和振荡器的使能端ENN，以及计数器的一个复位端RST1连接；振荡器的时钟信号输出CKO与计数器的时钟信号输入CKI连接；计数器的输出端Q分别与比较器的置位端SET、全异步控制环的结束控制端END和电容阵列DAC的结束控制端END连接；比较器的一个输出信号Vop与全异步控制环的QP输入端连接，比较器的另一个输出Von与全异步控制环的QN输入端连接；全异步控制环的输出DON分别与计数器的另一个复位端RST2和比较器的锁存端口LATCH连接。