[发明专利]具有电磁干扰屏蔽层的半导体封装体、其制造方法有效
| 申请号： | 201410436314.6 | 申请日： | 2014-08-29 |
| 公开（公告）号： | CN104733444B | 公开（公告）日： | 2019-05-28 |
| 发明（设计）人： | 崔*柱;金宗铉 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H01L23/60 | 分类号： | H01L23/60;H01L21/50 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 俞波;许伟群 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了半导体封装体。在一些实施例中，所述半导体封装体包括：衬底；第一接地线，其包括沿着衬底的边缘设置的第一内部接地线、和在第一内部接地线与衬底的侧壁之间的多个第一延伸接地线；芯片，其在衬底上；模制构件，其被设置于衬底上以覆盖芯片；以及电磁干扰EMI屏蔽层，其覆盖模制构件，EMI屏蔽层沿着衬底的侧壁延伸，并且接触多个第一延伸接地线的端部。多个第一延伸接地线包括暴露在衬底的侧壁处的端部。 | ||
| 搜索关键词： | 具有 电磁 干扰 屏蔽 半导体 封装 制造 方法 | ||
【主权项】：
1.一种半导体封装体，包括：衬底，其包括绝缘层；第一接地线，其包括沿着所述衬底的边缘设置的第一内部接地线、和在所述第一内部接地线与所述衬底的侧壁之间延伸的多个第一延伸接地线，所述多个第一延伸接地线包括暴露在所述衬底的侧壁处的端部，并沿着所述衬底的边缘而被所述绝缘层彼此间隔开；芯片，其在所述衬底上；模制构件，其被设置在所述衬底上以覆盖所述芯片；以及电磁干扰EMI屏蔽层，其覆盖所述模制构件，所述EMI屏蔽层沿着所述衬底的侧壁延伸，并且沿着所述衬底的外周交替地接触所述多个第一延伸接地线的端部和所述绝缘层的侧壁的暴露部分。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410436314.6/，转载请声明来源钻瓜专利网。
- 上一篇：ESD保护结构、包括该结构的栅控功率器件及制造方法
- 下一篇：集成电路
