[发明专利]灵敏度可调的解调电路

摘要

本发明公开了一种灵敏度可调的解调电路，由耦合电路，检波滤波电路，高通电路，放大电路，迟滞比较器以及驱动电路组成；放大电路，包括：第七NMOS晶体管，第八NMOS晶体管，第十三NMOS晶体管至第十八NMOS晶体管，第五PMOS晶体管，第六PMOS晶体管，第十一PMOS管至第十六PMOS晶体管，第三开关和第四开关。所述第三开关和第四开关默认设置为不导通，如果第三开关导通，则增加信号幅度放大倍数，即增加解调灵敏度；如果第四开关导通，则继续增加信号幅度放大倍数，即继续增加解调灵敏度。本发明根据系统或者根据读卡机需求调整解调电路的灵敏度，使得卡片顺利完成包络信号的解调。 1

主权项

1.一种灵敏度可调的解调电路，由耦合电路，检波滤波电路，高通电路，放大电路，迟滞比较器以及驱动电路组成；上述各组成部分依次相互连接；其特征在于：所述放大电路，包括：第七NMOS晶体管，第八NMOS晶体管，第十三NMOS晶体管至第十八NMOS晶体管，第五PMOS晶体管，第六PMOS晶体管，第十一PMOS管至第十六PMOS晶体管，第三开关和第四开关；第五PMOS晶体管的源极和电源电压端VDD相连接；第五PMOS晶体管和第八NMOS晶体管的栅极与所述高通电路的输出端相连接；第五PMOS晶体管的漏极与第六PMOS晶体管的源极相连接，第七NMOS晶体管的源极与第八NMOS晶体管的漏极相连接，第八NMOS晶体管的源极接地；第六PMOS晶体管的栅极和漏极与第七NMOS晶体管的栅极和漏极相连接，其连接的节点设为C；第十一PMOS晶体管的源极和电源电压端VDD相连接；第十一PMOS晶体管的漏极与第十二PMOS晶体管的源极相连接；第十二PMOS晶体管的漏极与第十三NMOS晶体管的漏极以及所述C端相连接；第十三NMOS晶体管的源极与第十四NMOS晶体管的漏极相连接，第十四NMOS晶体管的源极接地；第十一PMOS晶体管、第十二PMOS晶体管、第十三NMOS晶体管和第十四NMOS晶体管的栅极与所述高通电路的输出端相连接；第十三PMOS晶体管的源极和电源电压端VDD相连接；第十三PMOS晶体管的漏极与第十四PMOS晶体管的源极相连接；第十四PMOS晶体管的漏极与第十五NMOS晶体管的漏极以及第三开关的一端相连接，第三开关的另一端与所述C端相连接；第十五NMOS晶体管的源极与第十六NMOS晶体管的漏极相连接，第十六NMOS晶体管的源极接地；第十三PMOS晶体管、第十四PMOS晶体管、第十五NMOS晶体管和第十六NMOS晶体管的栅极与所述高通电路的输出端相连接；第十五PMOS晶体管的源极和电源电压端VDD相连接；第十五PMOS晶体管的漏极与第十六PMOS晶体管的源极相连接；第十六PMOS晶体管的漏极与第十七NMOS晶体管的漏极以及第四开关的一端相连接，第四开关的另一端与所述C端相连接；第十七NMOS晶体管的源极与第十八NMOS晶体管的漏极相连接，第十八NMOS晶体管的源极接地；第十五PMOS晶体管、第十六PMOS晶体管、第十七NMOS晶体管和第十八NMOS晶体管的栅极与所述高通电路的输出端相连接。