[发明专利]L2 Cache及其一致性实现方法和数据处理系统有效
| 申请号： | 201410448635.8 | 申请日： | 2014-09-04 |
| 公开（公告）号： | CN105468540B | 公开（公告）日： | 2019-11-15 |
| 发明（设计）人： | 薛长花;赵世凡;孙志文 | 申请（专利权）人： | 深圳市中兴微电子技术有限公司 |
| 主分类号： | G06F12/0897 | 分类号： | G06F12/0897;G06F11/36 |
| 代理公司： | 11270 北京派特恩知识产权代理有限公司 | 代理人： | 蒋雅洁;张颖玲<国际申请>=<国际公布> |
| 地址： | 518085广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种L2 Cache及其一致性实现方法和数据处理系统，所述L2 Cache包括Slave接口、控制器、Master接口以及RAM；Slave接口，用于接收一致性访问指示信号及访问，当接收到一致性访问指示信号时确定访问为一致性访问，及依据一致性访问指示信号及访问对访问进行分类，依据分类结果形成指示信息；控制器，用于接收指示信息，依据指示信息在RAM中查询操作数据，在查询到操作数据后依据指示信息执行一致性操作；Master接口，用于在RAM中未查询操作数据时，依据指示信息向外设输出一致性访问指示信号及一致性访问及在查询到操作数据后依据指示信息将操作数据输出到外部存储器。 | ||
| 搜索关键词： | l2 cache 及其 一致性 实现 方法 数据处理系统 | ||
【主权项】：
1.一种二级独立高速缓存器L2 Cache，其特征在于，/n所述L2 Cache包括Slave接口、控制器、Master接口以及RAM；/n所述Slave接口，用于接收一致性访问指示信号及访问，所述访问包括一致性访问和非一致性访问，当接收到所述一致性访问指示信号时确定所述访问为一致性访问，及依据一致性访问指示信号及所述访问对所述访问进行分类，依据分类结果形成指示信息；/n所述控制器，用于接收所述指示信息，依据所述指示信息在所述RAM中查询操作数据，在所述RAM中查询到所述操作数据后依据所述指示信息执行一致性操作；/n所述Master接口，用于在所述RAM中未查询所述操作数据时，依据所述指示信息向外设输出所述一致性访问指示信号及所述一致性访问，及在查询到所述操作数据后依据所述指示信息将所述操作数据输出到外部存储器。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市中兴微电子技术有限公司，未经深圳市中兴微电子技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410448635.8/，转载请声明来源钻瓜专利网。
