[发明专利]一种基于Tcl的FPGA交互式仿真方法

摘要

本发明公开了一种基于Tcl的FPGA交互式仿真方法。本方法为1)在FPGA验证平台verilog中新建一个Tcl解释器，并建立verilog和Tcl解释器之间的通信通道；2)在verilog中采用Tcl语言创建一测试用例；3)Tcl解释器调用该测试用例，当收到写操作命令名称时，Tcl解释器通过写操作命令调用verilog中的写操作任务，将进行写操作的地址和数据传递到verilog中，切换进程；当Tcl解释器收到读操作命令名称时，通过读操作命令调用verilog中的读操作任务，并将进行读操作的地址传递到verilog中，切换进程；当收到等待操作命令名称时，Tcl解释器通过等待操作命令调用verilog中的等待操作任务；4)verilog的任务完成后将返回值返回给Tcl解释器，切换进程。本发明减少开发和调试测试用例的工作量，可实时控制仿真进程。

主权项

一种基于Tcl的FPGA交互式仿真方法，其步骤为：1)在FPGA验证平台verilog中新建和初始化一个Tcl解释器；其中，在verilog中设置写操作b_write命令名称、读操作b_read命令名称、等待操作b_wait_irq命令名称，并建立verilog和Tcl解释器之间的通信通道；所述Tcl解释器中设置写操作命令b_write、读操作命令b_read、等待操作命令b_wait_irq，并将其分别映射到verilog中对应的写操作任务、读操作任务、等待操作任务；2)在verilog中采用Tcl语言创建一测试用例；其中，该测试用例中，在每一verilog任务调用Tcl命令后，设置一阻塞Tcl命令执行的阻塞指令，用于等待verilog的任务完成后执行该测试用例中下一句Tcl命令；3)所述Tcl解释器调用该测试用例，对该测试用例中的命令进行执行；当Tcl解释器收到写操作b_write命令名称时，Tcl解释器通过写操作命令b_write调用verilog中的写操作任务，并通过所述通信通道将进行写操作的地址和数据传递到verilog中，并且将Tcl进程转移到verilog进程；当Tcl解释器收到读操作b_read命令名称时，Tcl解释器通过读操作命令b_read调用verilog中的读操作任务，并通过所述通信通道将进行读操作的地址和数据传递到verilog中，并且将Tcl进程转移到verilog进程；当Tcl解释器收到等待操作b_wait_irq命令名称时，Tcl解释器通过等待操作命令b_wait_irq调用verilog中的等待操作任务；4)verilog的任务完成后将返回值通过所述通信通道返回给Tcl解释器，并且将verilog进程转移到Tcl的进程。