[发明专利]CMOS结构的制造方法在审
| 申请号： | 201410456374.4 | 申请日： | 2014-09-09 |
| 公开（公告）号： | CN104167391A | 公开（公告）日： | 2014-11-26 |
| 发明（设计）人： | 游步东;吕政;黄贤国;彭川 | 申请（专利权）人： | 矽力杰半导体技术(杭州)有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 北京成创同维知识产权代理有限公司 11449 | 代理人： | 蔡纯;刘锋 |
| 地址： | 310012 浙江省杭州市*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种制造CMOS结构的方法，包括：在半导体衬底的第一区域上方形成第一栅叠层；在半导体衬底的第二区域上方形成第二栅叠层；以第一栅叠层和第二栅叠层作为硬掩模，注入第一类型的掺杂剂，形成第一类型的轻掺杂漏区；以及采用第一掩模，以及以第二栅叠层作为硬掩模，注入第二类型的掺杂剂，形成第二类型的轻掺杂漏区，其中第一掩模遮挡第一区域并且暴露第二区域，其中，在形成第二类型的轻掺杂漏区的步骤中，第二类型的掺杂剂相对于第一类型的掺杂剂过掺杂。在该方法中，利用过掺杂减少掩模数量。进一步地，通过改变阱区掺杂浓度来调节功函数。 | ||
| 搜索关键词： | cmos 结构 制造 方法 | ||
【主权项】：
一种制造CMOS结构的方法，包括：在半导体衬底的第一区域上方形成第一栅叠层；在半导体衬底的第二区域上方形成第二栅叠层；以第一栅叠层和第二栅叠层作为硬掩模，注入第一类型的掺杂剂，形成第一类型的轻掺杂漏区；以及采用第一掩模，以及以第二栅叠层作为硬掩模，注入第二类型的掺杂剂，形成第二类型的轻掺杂漏区，其中第一掩模遮挡第一区域并且暴露第二区域，其中，在形成第二类型的轻掺杂漏区的步骤中，第二类型的掺杂剂相对于第一类型的掺杂剂过掺杂。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于矽力杰半导体技术(杭州)有限公司，未经矽力杰半导体技术(杭州)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410456374.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种集成散热晶闸管
- 下一篇：一种具有主动呼吸换气功能的弹性鞋底
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
