[发明专利]一种便于主板VR Debug测试的设计方法有效

专利信息
申请号: 201410471073.9 申请日: 2014-09-16
公开(公告)号: CN104199758A 公开(公告)日: 2014-12-10
发明(设计)人: 罗嗣恒;孙辉 申请(专利权)人: 浪潮电子信息产业股份有限公司
主分类号: G06F11/26 分类号: G06F11/26
代理公司: 济南信达专利事务所有限公司 37100 代理人: 姜明
地址: 250101 山东*** 国省代码: 山东;37
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种便于主板VR Debug测试的设计方法,属于服务器供电领域,本发明在主板的EVT阶段,将每组VR输入端电流路径上串联sense电阻,在输出端电流路径上预留出GAP。在主板Debug时,只需将CAP用焊锡连起来即可实现通电,保证主板VR在debug时,逐个VR确认,最终完成所有VR的功能确认,防止Debug时,因某组VR存在设计问题,造成线路烧坏的风险。
搜索关键词: 一种 便于 主板 vr debug 测试 设计 方法
【主权项】:
一种便于主板VR Debug测试的设计方法,其特征在于    在主板的EVT阶段,将每组VR输入端电流路径上串联sense电阻,在输出端电流路径上预留出GAP,在主板Debug时,只需将CAP用焊锡连起来即可实现通电,保证主板VR在debug时,逐个VR确认,最终完成所有VR的功能确认。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司;,未经浪潮电子信息产业股份有限公司;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410471073.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top