[发明专利]基于FPGA的高斯粒子滤波硬件实现方法

摘要

本发明公开了一种基于FPGA的高斯粒子滤波硬件实现方法，所述方法包括如下步骤采用调节粒子生成模块CPG根据Cholesky分解得到协方差矩阵S和均值μ绘制调节粒子；采用粒子生成模块PG生成粒子群；采用粒子更新模块PU计算粒子群的权值；采用中央处理单元模块CU更新更新权值后粒子群的均值和协方差；采用重采样模块RS采集更新后的粒子群；采用协方差计算模块CC计算采样的粒子群的均值和协方差；采用Cholesky分解所述的均值和协方差得到协方差矩阵S和均值μ。使用模块级流水线设计，该设计大大简化了设计流程。模块级流水线通过分布式控制器来实现同步执行，该控制器控制各个处理模块的数据生成和传输。

主权项

一种基于FPGA的高斯粒子滤波硬件实现方法，其特征在于包括如下步骤：(1)采用调节粒子生成模块CPG根据Cholesky分解得到协方差矩阵S和均值μ绘制调节粒子；(2)采用粒子生成模块PG根据步骤(1)生成的调节粒子生成粒子群；再将生成的粒子群经过均值计算/生成输出模块MC/OG处理后输出至中央处理单元模块CU更新粒子群的均值和协方差；(3)采用粒子更新模块PU计算步骤(2)所述粒子群的权值，所述的粒子更新模块PU采用算术运算有乘法、除法、三角函数artan()和指数函数exp()；应用坐标旋转数字计算方法CORDIC展开用作artan()和exp()的结构算子；(4)采用中央处理单元模块CU更新步骤(3)更新权值后粒子群的均值和协方差；(5)采用重采样模块RS采集步骤(4)更新后的粒子群；(6)采用协方差计算模块CC计算步骤(5)采样的粒子群的均值和协方差；(7)采用Cholesky分解步骤(6)所述的均值和协方差得到协方差矩阵S和均值μ，返回步骤(1)；其中所述协方差矩阵S是一个4×4的三角矩阵，维数是10；所述均值μ的维数是4。