[发明专利]基于FPGA的寄存器使能信号优化方法有效
| 申请号： | 201410483079.8 | 申请日： | 2014-09-19 |
| 公开（公告）号： | CN105488237B | 公开（公告）日： | 2019-03-08 |
| 发明（设计）人： | 耿嘉;刘明 | 申请（专利权）人： | 京微雅格（北京）科技有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京亿腾知识产权代理事务所 11309 | 代理人： | 陈霁 |
| 地址： | 100083 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于FPGA的寄存器使能信号优化方法。包括：对RTL代码进行综合，生成第一门级网表；取出节点中的第一节点，将第一节点放入第一队列中；查询第一门级网表，获取第二节点；如果第二节点为寄存器的输出端口，获取寄存器输出保持第一路径，修改第一门级网表和寄存器输出保持第一路径中的多路选择器的使能信号，生成第二门级网表；如果第二节点不为寄存器的输出端口，判断第二节点是否为多路选择器的输出端口；当第二节点是多路选择器的输出端口时，将第三节点和第四节点放入所述第一队列中；遍历第一队列中的节点，直至第一队列为空。本发明实施例优化了寄存器的使能信号，降低了FPGA芯片耗电量，而且减少了LUT的资源使用量。 | ||
| 搜索关键词： | 基于 fpga 寄存器 信号 优化 方法 | ||
【主权项】：
1.一种基于FPGA的寄存器使能信号优化方法，其特征在于，所述方法包括：对寄存器传输级RTL代码进行综合，生成第一门级网表，所述第一门级网表包括节点；取出所述节点中的第一节点，将所述第一节点放入第一队列中；查询所述第一门级网表，获取第二节点；如果所述第二节点为寄存器的输出端口，获取寄存器输出保持第一路径，修改所述第一门级网表和所述寄存器输出保持第一路径中的多路选择器的使能信号，生成第二门级网表，其中，所述第二节点是所述第一节点的源节点；如果所述第二节点不为寄存器的输出端口，判断所述第二节点是否为多路选择器的输出端口；当所述第二节点是多路选择器的输出端口时，将第三节点和第四节点放入所述第一队列中，其中，所述第三节点和第四节点为所述多路选择器的输入端口；遍历所述第一队列中的节点，直至所述第一队列为空。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京微雅格（北京）科技有限公司，未经京微雅格（北京）科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410483079.8/，转载请声明来源钻瓜专利网。
