[发明专利]半导体器件及其制造方法有效

专利信息
申请号: 201410484648.0 申请日: 2014-09-19
公开(公告)号: CN105489652B 公开(公告)日: 2018-09-18
发明(设计)人: 殷华湘;张永奎;赵治国;陆智勇;朱慧珑 申请(专利权)人: 中国科学院微电子研究所
主分类号: H01L29/78 分类号: H01L29/78;H01L29/423;H01L21/336
代理公司: 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 代理人: 陈红
地址: 100029 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体器件,包括:多个鳍片结构,在衬底上沿第一方向延伸;栅极堆叠结构,在衬底上沿第二方向延伸,跨越多个鳍片结构,其中栅极堆叠结构包括栅极导电层和栅极绝缘层,栅极导电层由掺杂的多晶半导体构成;沟道区,多个鳍片结构中位于栅极堆叠结构下方;源漏区,在多个鳍片结构上、位于栅极堆叠结构沿第一方向两侧。依照本发明的半导体器件及其制造方法,在后栅工艺中对多晶半导体栅极掺杂后与两侧源漏区同步执行退火以驱动掺杂剂均匀分布,能有效提高对于掺杂多晶半导体栅极调节阈值电压的精度,以低成本抑制短沟道效应。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
1.一种半导体器件制造方法,包括:在衬底上形成沿第一方向延伸的多个鳍片;在鳍片上形成沿第二方向延伸的假栅极堆叠结构;在假栅极堆叠结构沿第一方向两侧的鳍片中和/或上形成掺杂的源漏区,假栅极堆叠结构下方的、源漏区之间的鳍片部分构成沟道区;在衬底上形成层间介质层,选择性刻蚀去除假栅极堆叠结构,在层间介质层中留下栅极沟槽;在栅极沟槽中以及层间介质层顶面上依次沉积栅极绝缘层以及多晶半导体层;对多晶半导体层掺杂,以掺杂的多晶半导体层作为栅极导电层;执行激活退火,同时激活了源漏区以及栅极导电层中的掺杂剂,促使掺杂剂在栅极导电层中均匀分布。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410484648.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top