[发明专利]高像素高帧率的CMOS图像传感器及图像采集方法有效
| 申请号： | 201410489838.1 | 申请日： | 2014-09-23 |
| 公开（公告）号： | CN104243867B | 公开（公告）日： | 2017-11-21 |
| 发明（设计）人： | 刘云涛;邵雷;高松松 | 申请（专利权）人： | 哈尔滨工程大学 |
| 主分类号： | H04N5/374 | 分类号： | H04N5/374;H04N5/378 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 150001 黑龙江省哈尔滨市南岗区*** | 国省代码： | 黑龙江;23 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种高像素高帧率的CMOS图像传感器及图像采集方法，包括依次连接的像素阵列部(101)、增量ΣΔADC阵列部(102)、数字相关双采样部(103)和缓冲存储器部(104)，还包括行译码单元部(105)，行译码单元部(105)的信号输出端接像素阵列部(101)的控制端，还包括列读出控制电路(106)，列读出控制电路(106)的信号输出端接缓冲存储器部的控制端，增量ΣΔADC阵列部(102)接有电压缓冲器(107)和时钟延迟与驱动电路(108)。 | ||
| 搜索关键词： | 像素 高帧率 cmos 图像传感器 图像 采集 方法 | ||
【主权项】：
一种高像素高帧率的CMOS图像传感器，其特征在于:包括依次连接的像素阵列部(101)、增量ΣΔADC阵列部(102)、数字相关双采样部(103)和缓冲存储器部(104)，还包括行译码单元部(105)，行译码单元部(105)的信号输出端接像素阵列部(101)的控制端，还包括列读出控制电路(106)，列读出控制电路(106)的信号输出端接缓冲存储器部的控制端，增量ΣΔADC阵列部(102)接有电压缓冲器(107)和时钟延迟与驱动电路(108)；增量ΣΔADC阵列部(102)采用列并行ADC结构，每一列像素对应一个增量ΣΔADC；增量ΣΔADC阵列部(102)中，每个增量ΣΔADC中的运算放大器由第一差分输入管(M1)、第二差分输入管(M2)、第一负载管(M3)、第二负载管(M4)和尾电流源管(M5)组成，第一和第二差分输入管(M1、M2)的栅极分别为两个信号输入端，第二差分输入管(M2)的漏极为信号输出端，第二差分输入管(M2)的漏极与第二负载管(M4)的源极连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于哈尔滨工程大学，未经哈尔滨工程大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410489838.1/，转载请声明来源钻瓜专利网。
- 上一篇：人工耳蜗言语处理器保护套
- 下一篇：吊扇上盖（A）
